论文导航

An Automotive-Grade Monolithic Masterless Fault-Tolerant Hybrid Dickson DC–DC Converter for 48-V Multi-Phase Applications

[1] 采用混合信号下垂式谷电流导通时间准固定频率控制以实现无主多相操作能力 [2] 集成单点短路和开路故障检测及功率开关或飞跨电容阻断功能

自动驾驶功能需要 48V 汽车应用中具备容错（FT）能力的电源管理单元。本文介绍了一款用于高转换比 48V 汽车多相应用的单片式单相闭环无主 FT 四合一混合 Dickson 转换器 IC。该芯片包括：1）基于混合信号下垂的谷值电流导通时间准固定频率控制，可实现无主多相运行能力；2）单点短路故障和开路故障检测，并能阻断任何功率开关管或飞跨电容；3）优化的高压（HV）功率级，带有完全集成的飞跨电容源极栅极驱动器，无需任何外部自举电容；4）无毛刺交叉耦合自举高压电平转换器；5）针对混合 Dickson 拓扑优化的双腿双向闭环电流检测电路。该设计采用 0.13µm 90V 汽车级绝缘体上硅（SOI）双极-CMOS-DMOS（BCD）工艺制造。实测结果证实，在 20–60V 输入、3.3V 标称输出、3A 最大负载以及 320kHz 有效开关频率下，该芯片可在 −40°C–+125°C 汽车级环境温度范围内正常工作。在室温下，最大转换比和负载时的实测效率超过 90%。采用三相系统评估并确认了故障阻断能力以及故障检测后的持续功率传输。

Dynamic Write VMIN and Yield Estimation for Nanoscale SRAMs

[1] 提出适用于超/亚阈值区的快速确定写访问失效概率的分析方法 [2] 提出基于改进灵敏度分析的FinFET SRAM写访问分布评估方法

静态随机存取存储器（SRAM）中的动态写入操作具有长尾分布，该分布决定了写入访问失败的阈值。由于罕见的失败事件位于其长而严重偏斜的尾部，因此评估该分布需要很长时间。此外，先进的FinFET技术越来越依赖辅助技术来解决尾部的这些罕见故障，以提高动态性能和稳定性。在这项工作中，我们提出了各种分析方法，这些方法在超阈值和亚阈值工作区域均表现良好，能够快速确定写入访问失败概率。对于基于FinFET的SRAM，我们提出了一种改进的基于灵敏度分析的方法来评估写入操作分布，并讨论了竞争限制型写入访问失败的评估。我们还讨论了各种写入辅助技术对FinFET SRAM性能和稳定性的影响。所有模拟均使用商用65nm体硅平面和12nm FinFET技术进行。

Improving SIMO-Regulated Digital SoC Energy Efficiencies Through Adaptive Clocking and Concurrent Domain Control

[1] 通过并发域Vdd控制实现动态下垂分配(DDA) [2] 采用UniCap架构实现自适应时钟控制

单电感多输出（SIMO）稳压器允许多个电压域共享一个电感，因此代表了一种可扩展的高能效集成电压调节（IVR）方法。然而，SIMO稳压器的瞬态响应较差和显著的电源电压（{V_{\mathrm {dd}}}）纹波导致了严重的电压裕量问题。本文量化了这些裕量对能效的不利影响，并提出了两种解决方法：通过并发域-{V_{\mathrm {dd}}}控制实现的动态下垂分配（DDA）和使用UniCap架构的自适应时钟。我们在65nm CMOS工艺的集成四域SIMO片上系统（SoC）上演示了这两种技术的有效性。测量结果表明，与传统SIMO实现相比，UniCaP（98%）和DDA（40%）获得的{V_{\mathrm {dd}}}保护带减少分别使系统总功耗降低53%和31%。

A Fully Integrated Low-Power Capacitive Sensor Frontend With Automatic Tuning Scheme

[1] 提出了具有片上调谐方案的可重构低噪声全集成电容传感器前端（frontend） [2] 实现了对PVT变化的弹性适应并提高了精度

本文提出了一种具有片上调谐方案的可重构低噪声全集成电容传感器前端，旨在以低功耗提高灵活性、可靠性和准确性。该传感器前端由带有新型复位网络的电荷灵敏放大器和后续的带通放大器组成，以进一步放大输出信号并实现高斯脉冲整形。还提出并实现了自动调谐电路，使接口对PVT变化具有弹性并提高准确性。该前端可以处理两种极性的信号，并且传感器暗电流对输出的影响可以忽略不计。读出电路已使用标准0.18μm CMOS工艺进行仿真。版图后仿真结果证明转换增益高度可调，最大值为25.7mV/fC，等效噪声电荷（ENC）约为10^6 e–rms，功耗为371μW。

High Power RF Discharge Detection Technique Based on the In-Phase and Quadrature Signals

[1] 提出宽带RF击穿检测系统，性能不受RF信号影响 [2] 无需人工干预，可自动警告或降低RF功率

高功率射频（RF）击穿测试在航天工业中具有重要意义，这是因为对更高传输功率和更小设备的需求日益增长。本文提出了一种新型射频击穿检测系统，该系统监测与微波零位系统相同的参数，但具有多项优势。微波零位法——射频击穿测试中的事实上的标准——是窄带的，需要持续调谐以保持其灵敏度，而所提出的技术是宽带的，并且对任何射频信号都能保持其性能。此外，由于缺乏国际标准化标准，确定检测阈值非常麻烦。测试过程中，检测系统中可能会出现小的响应，有时无法确定这些响应是实际的射频击穿还是随机噪声。这种新的检测系统使用更大的分析带宽，从而减少了小响应难以分类的情况。所提出的检测方法代表了高功率测试的重大进步，因为它无需人工干预即可运行，能够比任何人工操作员更快地自动警告操作员或降低射频功率。

Convergence of the Resistive Coupling-Based Waveform Relaxation Method for Chains of Identical and Symmetric Circuits

[1] 证明了一类电路中波形松弛(WR)方法的收敛性 [2] 给出了WR算子谱半径的上界估计

针对一类电路（由相同且对称的无源子电路组成的链），证明了波形松弛（WR）方法的收敛性。WR算法采用电阻耦合实现迭代。每个部件均建模为对称且互易的线性二端口网络。在傅里叶域中，为高斯-雅可比和高斯-赛德尔松弛构建了WR算子的迭代矩阵。给出了WR算子谱半径的上界估计。该估计表明，无论链中级联部件的数量和耦合电阻如何，该方法均能收敛。

Optimizing Robustness of Core-Periphery Structure in Complex Networks

[1] 提出了衡量CP结构抗攻击能力的新指标 [2] 设计了基于该指标的高效优化算法

复杂网络可被视为现实世界中存在的复杂系统的抽象。网络的潜在功能与网络中的介观结构相关，其中具有代表性的是社区结构和核心-外围（CP）结构。由于许多现实世界的网络不可避免地会受到攻击，因此增强网络的鲁棒性具有重要意义。然而，现有关于鲁棒性的研究中，很少有强调CP结构的鲁棒性。在本简报中，我们首先提出了一个新的指标来衡量CP结构抵抗攻击或错误的能力。然后，基于该指标设计了几种高效算法，以在合理约束下最大化CP结构的鲁棒性。数值结果表明，几个代表性现实世界网络的CP结构的鲁棒性显著增强。还讨论了所研究的优化网络中的结构变化及其含义。

A 2.1 mW 2 MHz-BW 73.8 dB-SNDR Buffer-Embedded Noise-Shaping SAR ADC

[1] 输入缓冲器分离CDAC与CS以补偿非线性并降低功耗 [2] 反馈CDAC中 bootstrap 开关耦合缓冲器输出以避免信号依赖

本文提出了一种嵌入缓冲器的噪声整形SAR ADC，其输入缓冲器在输入和输出端将电容DAC（CDAC）与采样电容（CS）分离。这补偿了输入缓冲器的非线性，并减小了CS值，从而显著降低了输入缓冲器的功耗。这种嵌入缓冲器的架构能够有效实现后续的无源环路滤波器，并提高能量效率。反馈CDAC中的自举开关与缓冲器的输出耦合，从而避免了开关寄生电容引起的信号依赖性。该嵌入缓冲器的噪声整形SAR ADC在65 nm CMOS工艺中面积为0.08 mm²，寄生输入电容为0.2 pF。在2 MHz带宽下，无需任何校准即可实现73.8 dB的SNDR、77 dB的DR和87.3 dB的SFDR。包括输入缓冲器的功耗在内，ADC仅消耗2.1 mW。

A 12-Level Series-Capacitor 48-1V DC–DC Converter With On-Chip Switch and GaN Hybrid Power Conversion

[1] 采用片上开关与GaN混合功率转换 [2] 串联12级Dickson开关电容与两相开关电感电路

本文提出了一种具有片上开关和氮化镓（GaN）混合功率转换的48-1V直流-直流转换器。通过将12级Dickson开关电容器与两相开关电感电路串联，电容器承担了大部分48V电压应力。因此，该电路简化为等效的4-1V转换器，使得片上5V晶体管可应用于48V高压设计。由于片上开关易于集成，且开关品质因数优于其他48-1V同类产品，与其他现有技术相比，该设计能够实现最高的开关频率、最少的外部开关数量和更高的功率密度。该原型采用0.18μm BCD工艺制造，评估板体积为17 mm×15 mm×2.6 mm。该转换器在输入电压范围36至60V、输出电压范围0.5至1V时，实现了最大8A的负载能力。测量的峰值功率效率为90.2%，考虑功率级体积时的功率密度为998 A/in³。

Adversarial Examples Detection of Radio Signals Based on Multifeature Fusion

[1] 提出了基于多特征融合的无线电信号对抗样本检测策略 [2] 构建了包含生成、特征提取和检测的完整框架

在深度学习领域，深度神经网络（DNNs）在分类应用中表现出良好性能。然而，DNN模型易受对抗样本的攻击，这种样本是通过在正常样本上添加微小扰动形成的，能够在预测过程中误导DNN模型做出错误估计。在本简报中，针对无线电信号领域的对抗攻击，我们提出了一种基于多特征融合的新型对抗样本检测策略，并提供了一个框架，该框架包括生成对抗样本、提取局部内在维度（LID）特征和星座图（CD）特征、检测对抗样本。我们分别获取模型各层中正常样本和对抗样本的输出值，然后基于特定邻域范围通过最大似然估计计算样本的LID特征值。同时，我们通过星座图分布的范围特征和密度特征计算CD特征值。最后，基于多特征融合值训练逻辑回归分类器以检测对抗样本。在两个基准数据集上的实验结果表明，所提出的多特征融合方法能够准确检测无线电信号的对抗样本。当扰动达到10%时，检测准确率高达98.7%。

A Photogenerated Silicon Plasma Waveguide Switch and Variable Attenuator for Millimeter-Wave Applications

[1] 硅柱内光生等离子体用作波导通道开关元件 [2] 偏置网络与射频信号路径被隔离

本文报道了一种采用体硅微机械加工技术的毫米波固态π匹配波导开关的设计、制备与测量。硅柱内的光生等离子体被用作波导通道内的开关元件。这不仅将开关偏置网络与射频信号路径隔离，还允许通过增加光功率来调谐关态隔离度，从而用作可变衰减器。据报道，在高达40 GHz的频率下，测量到的关态隔离度大于25 dB；在35 GHz时，测量提取的开态插入损耗为0.52 dB，在30至40 GHz的整个频段内小于0.88 dB。所提出的开关展示了光生硅等离子体在高性能体微机械加工毫米波波导开关方面的巨大潜力。

Transmission-Line Absorptive Bandstop Filters With Wide Passband: Synthesis and Design

[1] 实现了卓越的宽带阻抗匹配性能 [2] 被设计为具有扩展的上通带

本文讨论了一种严格且直接的方法，用于合成和设计基于传输线的无反射带阻滤波器，该滤波器在无反射范围方面具有高性能。我们的设计策略旨在使无反射带阻滤波器具备三个其他滤波器无法比拟的显著优势。首先，所提出的滤波器结构能够产生卓越的宽带阻抗匹配性能。其次，它可以设计成具有扩展的上部通带。第三，N阶滤波器具有N个耦合结构，每个耦合结构在设计中使用两次。因此，只需设计和调谐N个耦合结构，而其他设计方法则使用超过N个不同的耦合结构。尽管已有文献报道了具有上述某一特性的无反射滤波器，但迄今为止尚未有文献报道同时具备所有这些特性的滤波器。制作的滤波器实例充分验证了该设计理论。

Bidirectional Peripheral Nerve Interface With 64 Second-Order Opamp-Less ΔΣ ADCs and Fully Integrated Wireless Power/Data Transmission

[1] 实现了最低功耗和面积的二阶ΔΣ ADC [2] 采用频率复用并发测量电压和电流

本文介绍了一种用于外周神经接口的有源探头和微型刺激器SoC。它可执行64通道抗伪影神经记录、通过阻抗传感进行袖带失衡补偿以及用于闭环操作的神经刺激。每个记录通道是一个二阶无运放ΔΣ ADC，在130 nm CMOS工艺中功耗为140 nW，面积为0.01 mm²。单环ΔΣ架构通过两个无源积分器实现二阶噪声整形。据我们所知，这实现了所有二阶ΔΣ ADC中最低的功耗和面积，以及所有无源二阶ΔΣ ADC中最低的FOM（27 fJ/转换步）。该SoC独特地执行多模态输入信号记录：使用频率多路复用同时测量电压（用于神经记录）和电流（用于阻抗传感）。SoC还具有60 MHz高能效感应供电链路和600 MHz射频数据通信链路。原型在大鼠坐骨神经中进行了在体验证，用于神经电图（ENG）传感和袖带电极阻抗失衡的校正。

155 GHz FMCW and Stepped-Frequency Carrier OFDM Radar Sensor Transceiver IC Featuring a PLL With <30 ns Settling Time and 40 fs rms Jitter

[1] 提出基于单边带(SSB)上变频器的200 MHz带宽80 GHz锁相环(PLL) [2] 实现152-160 GHz范围带正交频分复用(OFDM)调制的步进频率啁啾

本文报道了一种采用22 nm全耗尽绝缘体上硅（FDSOI）CMOS工艺的雷达收发器，该收发器具有两个发射器（TX）和两个接收器（RX）。它包括一个基于单边带（SSB）上变频器的新型200 MHz带宽80 GHz锁相环（PLL）和一个11 GHz带宽的鉴相鉴频器，以实现>8 GHz的锁定范围，在100 kHz、1 MHz和10 MHz偏移处的相位噪声分别为−97、−103和−113 dBc/Hz（均为记录值），均方根抖动<40 fs。在空回环链路中演示了覆盖152–160 GHz范围的正交频分复用（OFDM）调制步进频率啁啾，其建立时间<30 ns（为记录值），受测试设备限制。RX的三阶交调点（IIP3）为−8 dBm，单边带噪声系数在7.5至10 dB之间，转换增益为15 dB，可通过低噪声放大器（LNA）背栅在12 dB范围内进行控制。每个TX中功率放大器（PA）的1 dB压缩点输出功率（OP1 dB）和饱和输出功率（P_SAT）分别为5 dBm和9 dBm。每个RX的正交幅度失配和相位误差分别<0.5 dB和1°，而TX之间的输出功率（P_out）失配<1 dB。该传感器的功耗为1.13 W，其中PLL功耗300 mW，160 GHz本地振荡器（LO）树功耗275 mW，每个TX功耗190 mW，每个RX功耗87.5 mW。

A Single-Trim Frequency Reference Achieving ±120 ppm Accuracy From −50 °C to 170 °C

[1] Colpitts拓扑的温度稳定性优于交叉耦合LC拓扑 [2] 通过单室温调整和批次校准实现高精度

提出了一种单微调、高精度基于考毕兹拓扑的频率基准。我们的分析表明，考毕兹拓扑在温度稳定性方面优于交叉耦合LC拓扑。在0.13-µm高压CMOS绝缘体上硅（SOI）工艺中制造的原型在−50°C至170°C范围内进行了测量。基于特定样品的单次室温微调和批次校准，对于用于提取批次校准多项式的单个晶圆中的16个样品，我们的频率基准实现了±120 ppm的精度；对于同一批次三个晶圆中的48个样品，精度为±300 ppm。这比相关的单微调最先进解决方案提高了4倍。经过六天175°C存储测试后，老化引起的频率漂移低于100 ppm。振荡器核心从2.5 V电源消耗3.5 mW，在无电源调节情况下具有220 ppm/V的电源灵敏度。

Overcoming the Accuracy vs. Performance Trade-off in Oscillator Ising Machines

[1] 提出混合方法以克服Ising机性能与质量权衡 [2] 实验揭示Ising机解质量与计算时间的基本权衡

基于耦合振荡器的伊辛机提供了一种高效的基于随机搜索的方法，用于解决NP难组合优化问题（此处考虑最大割问题），这些问题使用传统计算机求解在计算上成本高昂。在这里，我们测量了一台具有超过29,000个可编程耦合元件的600振荡器伊辛机。利用该平台，我们通过实验揭示了解决方案质量与计算时间之间的基本权衡，这可能会限制伊辛机与数字算法相比的准确性和性能。此外，我们还表明解决方案对图的大小和稀疏性高度敏感。为了克服这些限制，我们提出了一种混合方法，使用振荡器伊辛机获得接近最优的解决方案（速度极快），然后使用简单的局部搜索算法以最小的时间损失对其进行改进。我们的混合方法：（i）在给定时间内产生比独立的基于振荡器的硬件更好质量的解决方案；（ii）与数字算法（流形优化，在具有256GB RAM的32核处理器上执行）相比，在同等解决方案质量下，实验测量的计算时间显示出3-100倍的改进；（iii）对图的输入属性的性能敏感性最小（<2%）。我们的工作为克服振荡器伊辛机中的性能与质量权衡提供了一条途径，并随后在保持高精度的同时加速困难的组合问题。

A High-Efficiency 27–30-GHz 130-nm Bi-CMOS Transmitter Front End for SATCOM Phased Arrays

[1] 集成了7位精度360°移相器与16dB可变衰减器 [2] 实现26.7%的功率附加效率(PAE)和-28dB的误差向量幅度(EVM)

提出了一种用于移动卫星通信（SATCOM）相控阵的高效27–30 GHz 0.13-μm BiCMOS发射机前端。针对地球静止轨道（GEO）卫星通信用户终端的情况，进行了确定射频前端关键参数的系统级分析。对波束形成器的组成模块（包括移相器、可变衰减器和功率放大器）进行了全面表征。集成了一个360°移相器和一个可变衰减器，其中移相器精度为7位，幅度误差为±1.5 dB；可变衰减器提供16 dB的增益变化，相位误差为±5°。该芯片在1 dB压缩点（OP1dB）为10.8 dBm时，测得的转换增益为23 dB，功耗为45 mW。在OP1dB下，整个通道的功率附加效率（PAE）测得为26.7%。对于400 MHz带宽的64-QAM调制信号，在平均输出功率（Pout,avg）为6 dBm时，测得误差向量幅度（EVM）为−28 dB，平均功率附加效率（PAEavg）为12%。芯片的整体尺寸为{1.18}×{2.23} mm²。

Experimental Investigation of Performance, Reliability, and Cycle Endurance of Nonvolatile DC–67 GHz Phase-Change RF Switches

[1] 开发了高度小型化的超宽带DC至67 GHz毫米波(mmWave)开关 [2] 实现了超过一百万次循环且优值超过14.5 THz的可靠驱动操作

本文报道了基于高性能、高可靠性相变材料碲化锗（GeTe）的非易失性射频（RF）开关。这种高度小型化的超宽带直流至67 GHz毫米波开关是通过定制的八层微制造工艺在内部开发的。这些开关完全钝化，无需任何特殊封装即可与其他技术进行异质集成。它们还适合与多种射频器件（如移相器、阻抗调谐器和衰减器等）在单芯片上进行单片集成。基于PCM GeTe的射频开关通过实验测试了其晶圆上的射频性能变化、高温下的性能变化、高功率处理能力、通过双音测试设置的三阶交调截点（TOI）以及开关速度。实验研究了PCM开关的非易失性电阻状态可靠性。所展示的射频开关循环次数超过一百万次，表现出可靠的驱动操作，品质因数超过14.5 THz。文中详细描述了用于测量PCM开关的开关速度、功率处理能力、线性度、可靠性和循环耐久性评估的实验装置。将所开发的PCM开关与当前最先进的开关进行了比较，表明在开关性能的各个方面都有明显改进。

Multi-Objective Digital Design Optimization via Improved Drive Granularity Standard Cells

[1] 提出了用于标准单元驱动选项扩展的插值方法 [2] 引入了基于驱动强度细化的全自动多目标EDA数字流程

为了应对最先进电子系统的复杂性，硅晶圆代工厂不断缩小技术节点，电子设计自动化（EDA）供应商则提供层次化设计流程，将系统分解为更小的模块。然而，这种分阶段设计方法包含不同的抽象级别，其中的裕量会累积，导致整体设计质量下降。这限制了工艺技术和EDA工具能力的充分利用。在本研究中，我们对标准单元的驱动粒度进行了研究，并提出了一种在原始单元库内扩展驱动选项的插值方法。这些旨在研究工业合成工具如何使用不同的粒度集进行驱动强度选择。此外，我们还引入了一种全自动、多目标（MO）EDA数字流程，用于基于驱动强度细化的功耗、性能、面积（PPA）优化。当使用更大的逻辑库时，这种基于群体的搜索方法能更好地处理单元选择难度的增加，在这种情况下产生比标准工具流程更好的优化解决方案。实验结果表明，改进的驱动粒度单元如何整体提升设计质量，以及MOEDA流程如何在权衡PPA方面实现显著改进。

Silicon-based Quantum Computing: High-density, High-temperature Qubits

[1] 利用硅中长自旋量子比特相干时间 [2] 与CMOS制造工艺相兼容

我们综述了基于硅量子点的量子处理器实现的现状、前景及面临的挑战。由于硅中自旋量子比特具有较长的相干时间，且与CMOS制造工艺兼容，该平台为大规模量子计算提供了一条颇具吸引力的途径。文中讨论了当前量子比特保真度的基准，并介绍了处理器架构选项。我们还考虑了决定其扩展至容错量子计算所需数百万量子比特前景的关键方面，包括布线开销、量子互连和处理器工作温度。

Millimeter-Wave Amplifier-Based Noise Sources in SiGe BiCMOS Technology

[1] 开发了基于SiGe BiCMOS放大器的宽带毫米波噪声源 [2] 引入了采用Lange耦合器的可切换噪声源

本文介绍了基于硅锗双极互补金属氧化物半导体放大器的宽带毫米波噪声源的研制与表征。两个基于单端三级放大器的噪声源在2.3V电源、20mA偏置电流下，在120至220GHz频段内的超噪比（ENR）超过20dB。我们还介绍了一种新型可切换噪声源，该噪声源采用兰格耦合器，以在噪声源的开启和关闭两种配置下提供宽带匹配。基于兰格耦合器的噪声源在90至270GHz频段内的匹配优于12dB，在125至235GHz频段内的ENR优于15dB。

Spectrum Aggregation Dual-Band Real-Time RF/Microwave Analog Signal Processing From Microstrip Line High-Frequency Hilbert Transformer

[1] 提出了单平面微带线双频实时模拟信号处理（RAP）单元 [2] 开发了新型微带线双频希尔伯特变压器（DBHT）

本文提出了一种单平面微带线射频/微波实时模拟信号处理（RAP）单元，用于在频谱聚合应用中同时工作于两个频率。首先，通过集成双频180°耦合器和双频延迟线（DBD），开发了一种基本构建模块——新型微带线双频希尔伯特变换器（DBHT）。进行了理论分析，以确定在所述电路拓扑中形成闭环谐振的耦合器和延迟线之间的关系。然后，基于DBHT开发了双频边缘检测器，并基于双频功率分配器/合成器（DBPD/DBPC）、DBHT和DBD构成了双频单边带（DBSSB）调制器，用于双频实时射频/微波信号处理。为了验证所提出的概念，设计了工作于0.9 GHz和1.98 GHz的微带线DBHT原型，测量和仿真结果与理论分析吻合良好。为了演示实时射频/微波模拟信号处理，实验中验证了由DBHT构成的双频边缘检测器。此外，制作并实验验证了微带线DBSSB调制器原型，以演示在两个并发射频/微波频率下的实时单边带调制。

Fast Switching Down to 3.5 ns in Sub-5-nm Magnetic Tunnel Junctions Achieved by Engineering Relaxation Time

[1] 实现了亚5nm MTJ中3.5 ns的快速切换并保持高数据保留 [2] 通过多层FMs调控特征弛豫时间以实现快速磁化切换

我们展示了在亚5纳米超小型磁性隧道结（MTJ）中使用多层铁磁体（FM）时，可实现低至3.5纳秒的快速切换，同时保持高数据保留能力。我们通过改变多层铁磁体中CoFeB/MgO界面的数量，设计了特征弛豫时间——这是实现快速磁化切换的关键因素。我们还发现，随着CoFeB/MgO界面数量的增加，切换效率会提高。利用多层铁磁体MTJ和形状各向异性MTJ的优势，即使在先进节点集成技术所需的超小尺度下，MTJ技术也能覆盖各种应用。

Super-Resolution 3-D Microwave Imaging of Objects With High Contrasts by a Semijoin Extreme Learning Machine

[1] 提出半连接策略(semijoin)的SJ-ELM用于高对比度3-D微波超分辨成像 [2] 实现两个输出通道分别输出介电常数和电导率

本文提出了一种半连接极限学习机（SJ-ELM），用于高对比度物体的超分辨率三维微波成像。该方案开发了一种具有半连接策略的浅层神经网络结构，将散射场数据转换为两个输出通道，分别对应物体的介电常数和电导率。半连接策略可以减小内部矩阵维度，从而降低三维超分辨率成像的计算负担，因此被用于连接隐藏层和输出层的节点。首先比较了所提出的SJ-ELM与传统变分玻恩迭代法（VBIM）对不同电尺寸和对比度物体的成像性能，然后设计了不同的成像分辨率目标来评估这两种求解器。还对所提出的SJ-ELM在高对比度物体成像和实验数据方面进行了评估，结果表明其对高对比度三维物体具有优异的超分辨率成像能力。

Toward High Performance 4H-SiC MOSFETs Using Low Temperature Annealing Process with Supercritical Fluid

[1] 120°C超临界流体(SCF)退火被证明可高效改善4H-SiC/SiO₂质量 [2] 峰值场效应迁移率被提升至72.3 cm²/V.s

在120°C下使用超临界流体（SCF）的退火工艺被证明能高效提升MOSFET器件中4H-SiC/SiO₂的质量。在（0001）Si面上制造的横向4H-SiC MOSFET的峰值场效应迁移率提高至72.3 cm²/V·s，约为最常用的氮氧化物气氛中氧化后退火工艺最新结果的两倍。低温避免了高温下的再氧化和材料分解问题。因此， dielectric层的可靠性显著增强。令人鼓舞的是，所提出的高效低温退火工艺与标准4H-SiC MOSFET制造工艺兼容。

A 1596GB/s 48Gb Embedded DRAM 384-Core SoC with Hybrid Bonding Integration

[1] 首次提出1596GB/s 48Gb嵌入式DRAM 384核密码计算SoC [2] 通过8.8um及以下间距混合键合(HB)晶圆级集成确保计算性能提升

新兴的高性能片上系统（SoC）对高带宽和高能效存储器的需求十分迫切，72GB/s的GDDR6 [1] 和640GB/s的HBM2E [2] 正在缓解这一问题。高带宽存储器（HBM）通过硅通孔（TSV）技术和大量输入/输出接口（I/O）实现 [3]，而大量I/O带来的 heavy capacitive load 是获取高带宽和低功耗的主要障碍 [4]。通过采用8.8μm及以下节距的混合键合（HB）晶圆级存储器集成技术，可确保计算性能的提升 [5]。我们此前的研究 [6] 报道了基于SeDRAM的4Gb LPDDR4/4X。本研究首次提出了一款1596GB/s 48Gb嵌入式DRAM 384核密码计算 [7] SoC。结果表明，嵌入式DRAM有望带来显著的性能提升。

First Demonstration of RESURF and Superjunction ß- Ga2O3 MOSFETs with p-NiO/n- Ga2O3 Junctions

[1] 首次展示了概念性SJ和RESURF的β-Ga₂O₃ MOSFETs [2] 实现了通过选择性外延p-NiO的电场工程

我们首次展示了概念性超结（SJ）和减小表面场（RESURF）β-Ga₂O₃ MOSFET。通过选择性外延p-NiO，在漂移区采用交替排列的p-NiO/n-Ga₂O₃横向SJ柱和RESURF结构实现了电场工程。NiO/Ga₂O₃异质结的高界面质量通过在高达1500 V且未击穿的情况下泄漏电流<10⁻⁶ A的实验得到验证。与没有p-NiO的控制器件相比，SJ和RESURF β-Ga₂O₃ MOSFET均表现出显著提高的击穿电压（Vbr）。特别是，得益于电荷平衡，所制备的SJ-MOSFET（LGD=15.5 μm，LSD=20 μm）在空气中实现了1362 V的高Vbr，并产生39 MW/cm²的功率品质因数（PFOM），分别比控制晶体管高2.42倍和4.86倍。我们的结果证明，利用p-NiO/n-Ga₂O₃结的SJ晶体管是一种很有前景的技术策略，可充分发挥Ga₂O₃在高功率应用中的潜力。

DetectX—Adversarial Input Detection Using Current Signatures in Memristive XBar Arrays

[1] 提出使用忆阻器交叉棒(XBar)列电流和(SoI)的硬件友好型对抗检测机制DetectX [2] 设计双阶段训练方法以增强清洁与对抗样本SoI分离并提升攻击鲁棒性

对抗性输入检测已成为增强深度神经网络（DNNs）抵御对抗性攻击能力的重要技术。大多数现有工作使用基于神经网络的检测器或复杂的统计分析来进行对抗性检测。这些方法计算密集且易受对抗性攻击。为此，我们提出了DetectX——一种硬件友好的对抗性检测机制，它利用忆阻器交叉阵列（XBar）中的列电流和（SoI）等硬件特征。我们发现，对抗性输入的SoI高于干净输入。然而，这种差异太小，无法进行可靠的对抗性检测。因此，我们提出了一种双阶段训练方法：第一阶段训练旨在增加干净输入和对抗性输入SoI之间的分离度；第二阶段训练提高对不同强度对抗性攻击的整体鲁棒性。对于基于硬件的对抗性检测，我们使用32纳米CMOS电路实现了DetectX模块，并将其与类Neurosim模拟交叉阵列架构集成。我们在Neurosim平台上使用CIFAR10（VGG8）、CIFAR100（VGG16）和TinyImagenet（ResNet18）数据集对Neurosim+DetectX系统进行了硬件评估。我们的实验表明，与之前的最先进工作相比，DetectX的能效高出10到25倍，并且对动态对抗性攻击具有免疫力。此外，我们在强白盒和黑盒攻击下实现了高检测性能（ROC-AUC>0.95）。

Apparent ‘Negative Capacitance’ Effects in the Pulse Measurements of Ferroelectrics

[1] Ferroelectric-resistor (FE-R)电路中观测到‘负电容’(NC)效应 [2] Ferroelectric-dielectric (FE-DE)双层电容器中观测到NC效应

在本研究中，我们对铁电-电阻电路（FE-R）和铁电-电介质（FE-DE）双层电容器的脉冲测量中观察到的“负电容”（NC）效应进行了研究。通过基于成核限制开关（NLS）模型的数值模拟和实验，我们表明这些推测的NC效应是铁电开关行为的结果。

Multiphase Continuous-Wave Doppler Radar With Multiarc Circle Fitting Algorithm for Small Periodic Displacement Measurement

[1] 提出多相连续波多普勒雷达（MPCW）以提高小周期位移测量精度 [2] 提出多弧圆拟合算法（MACF）以更精确补偿直流偏移

为提高小周期位移测量的精度，提出了一种采用多弧圆拟合（MACF）算法的多相连续波（MPCW）多普勒雷达。在该雷达中，具有不同相位的本地振荡器（LO）信号入射到多个I/Q混频器，以同时生成用于小周期运动的多段弧线。从同步数据中获得的多段弧线用于圆拟合方法，以提供直流偏移补偿，实现精确的相位解调。所提出的MACF算法基于Levenberg-Marquardt方法，通过结合所提雷达生成的多段弧线，可以更精确地补偿直流偏移。作为演示，实现了一个具有四相LO信号的5.8 GHz MPCW多普勒雷达模块。使用所提出的雷达模块和算法测量了单轴线性平台上金属板的小周期位移。与使用单段弧线的传统连续波多普勒雷达相比，所提雷达的测量结果表明，在1至2 mm的周期运动中，在30至60 cm的距离上，均方根误差（RMSE）可以有效降低。在60 cm距离处，对于1 mm的峰峰值位移，RMSE降低了33%以上。

Reconfigurable Coil Array for Near-Field Beamforming to Compensate for Misalignment in WPT Systems

[1] 可重构线圈阵列通过调谐电流补偿线圈错位 [2] 近场被导向特定方向以克服WPT系统错位问题

本文开发了一种可重构线圈阵列，用于补偿磁共振耦合无线电力传输（WPT）系统中线圈之间的错位。通过使用加载在线圈阵列上的可变电容器调节线圈阵列中感应电流的大小，可以实现重新配置线圈尺寸和/或形状的效果。因此，可以将近场导向特定方向，以克服WPT系统中众所周知的错位问题。为了进行实验演示，针对60×60 mm²的线圈设计并制造了一个2×1阵列。当发射（Tx）线圈和接收（Rx）线圈之间的垂直距离为10 mm（为最大线圈尺寸的16.7%）时，传输效率保持在40%以上，错位量最高可达141.6%。这比传统线圈提高了81%以上。当垂直距离为30 mm（即50%）时，在高达100%的错位情况下，最小传输效率为37.1%，几乎是传统线圈的5.5倍。结果表明，所展示的技术成功克服了短距离和中距离WPT系统中众所周知的错位问题，甚至在仅在接收端应用可重构线圈阵列技术的非对称系统中也是如此。

Low-Loss Polytetrafluoroethylene Hexagonal Porous Fiber for Terahertz Pulse Transmission in the 6G Mobile Communication Window

[1] 提出无中心缺陷的六边形多孔光纤（Hexagonal porous optical fiber） [2] 实验中太赫兹（THz）波传输提升近一个数量级

提出了一种无中心缺陷的六边形多孔光纤，并利用有限元法（FEM）对其太赫兹（THz）电磁波脉冲传输特性进行了数值分析。实验中，采用太赫兹时域光谱（THz-TDS）系统测量了聚四氟乙烯（PTFE）六边形多孔光纤的传输特性。为精确估算有效材料损耗（EML），我们测量了PTFE在太赫兹波段的折射率和吸收系数，并将其用于FEM分析，结果表明在0.1至0.33 THz频率范围内，多孔光纤的EML比体棒低约2倍。实验中，我们测量了多孔光纤和体棒的传输特性，证实了在6G通信窗口太赫兹波传输有近一个数量级的显著改善，其性能优于理论估计。

A 0.033-mm² 21.5-aF Resolution Continuous-Time Delta-Sigma Capacitance-to-Digital Converter with Parasitic Capacitance Immunity up to 480pF

[1] 提出连续时间ΔΣ CDC，包含class-AB电流传送带与CT ΔΣ ADC [2] 实现0.033mm²小面积，480pF高CP抗扰度及高频干扰 tolerance

集成3D悬停或指纹传感器的智能设备需要高分辨率电容数字转换器（CDC）来检测仅几十飞法（aF）的极小电容变化[1]。尽管开关电容（SC）ΔΣ CDCs已实现高分辨率[2]、[3]，但它们存在采样噪声损失问题，且易受输入寄生电容（CP）的影响。除分辨率外，考虑到要集成到移动设备中，系统中的CDCs还需设计为低功耗和小面积。文献[1]提出了电流传输器前端，能有效将CP与后续ADC隔离，从而实现高能效。然而，文献[1]的工作仅实现了有限的CP抗扰度（仅30pF），且由于SC ΔΣ CDCs的限制，对高频干扰较为敏感。本文提出一种由AB类电流传输器和连续时间（CT）ΔΣ ADC组成的连续时间ΔΣ CDC。该转换器面积仅为0.033mm²，实现了21.5飞法的分辨率，同时具有480pF的高CP抗扰度和对高频干扰的容忍性。

A Compact Microwave Imager Integrated With a Miniaturized Dual-Angle Anechoic Chamber

[1] 集成了板载多端口矢量网络分析仪(vector network analyzer)和小型化圆柱形消声室 [2] 设计了非均匀超薄双角度吸收表面(absorbing surface)以同时吸收入射和散射场

基于逆散射问题的微波成像在微波领域引起了广泛关注。为了获得令人满意的成像质量，在大多数情况下，需要无散射环境。在本研究中，为了提供这样的环境，我们通过实验展示了一种紧凑型微波成像仪，该成像仪集成了板载多端口矢量网络分析仪和专门为基于逆散射的微波成像设计的小型化圆柱形暗室。基于电诱导透明原理和有效介质等效原理，设计、仿真并实现了一种非均匀超薄双角度吸收表面，以同时吸收入射场和散射场。实验成像验证了其有效性。所提出的成像仪将有助于推动实际成像的发展，在现场成像方面显示出潜力。

Macroscopic-Assembled-Graphene Nanofilms/Germanium Broadband Photodetectors

[1] 集成Ge与nMAG制备高性能肖特基二极管 [2] 实现1.5-4 μm带宽及80 ns响应时间探测

锗（Ge）基器件因其优异的特性（高载流子迁移率、出色的CMOS兼容性）而广泛应用于光通信和图像传感器领域。在此，通过将锗与宏观组装石墨烯纳米薄膜（nMAG）——一种大规模高结晶度石墨烯纳米薄膜——相结合，我们展示了一种高性能肖特基二极管。该器件在室温下表现出1.5至4微米的探测带宽，响应度范围为1.1 A/W至40 mA/W，比探测率介于10¹¹至10⁹琼斯之间，上升时间约为80纳秒。这种性能源于nMAG的宽带强吸收、长载流子弛豫时间（20皮秒）以及nMAG/Ge结的低肖特基势垒。该探测器的宽带探测范围可与最先进的锗基红外光电二极管相媲美。

An mmWave Sensor for Real-Time Monitoring of Gases Based on Real Refractive Index

[1] 提出基于ToF的毫米波(mmWave)气体和气溶胶传感器 [2] 引入利用分子光谱数据模拟毫米波频率下任意气体折射率的模型

我们提出一种基于飞行时间（ToF）的毫米波（mmWave）传感器，用于监测气体和气溶胶，其原理基于实际折射率。该传感器采用超宽带调频连续波（FMCW）雷达，工作频率为72至92 GHz，采样率为500 Hz。此外，我们引入了一种利用分子光谱数据模拟毫米波频率下任意气体折射率的模型。通过模拟可以识别相应的被测气体。我们通过各种实验对传感器在折射率方面的性能进行了表征。其精度为0.027 ppm，20小时长期稳定性优于2.2 ppm，线性度至少为1.5 ppm。由于采用了复杂的温度补偿，在30 K的温度范围内，温度漂移小于10 ppm。该传感器准确、精密且稳健，非常适合工业中气体或气溶胶的过程实时监测和分类。

A Survey on Deep Reinforcement Learning for Wireless Networks: Challenges and Opportunities

[1] 对DRL在无线网络中的最新进展进行了全面概述 [2] 将基于DRL的解决方案分为无线网络的不同方面

深度强化学习（DRL）因其处理复杂动态环境的能力，已成为优化无线网络的一种很有前景的方法。本综述全面概述了DRL在无线网络领域的最新进展，重点关注挑战与机遇。综述将基于DRL的解决方案分为无线网络的不同方面，如资源分配、调度和移动性管理。它还讨论了当前DRL方法的局限性和潜在改进。最后，综述确定了DRL在无线网络中的未来研究方向和潜在应用。

A Novel Deep Learning Approach for Image Super-Resolution Based on Multi-Scale Feature Fusion and Attention Mechanism

[1] 提出了基于多尺度特征融合和注意力机制的图像超分辨率深度学习方法 [2] 在峰值信噪比(PSNR)和结构相似性(SSIM)上性能优于现有方法

图像超分辨率（SR）是图像处理中的一项重要技术，旨在从低分辨率图像重建高分辨率图像。本文提出了一种基于多尺度特征融合和注意力机制的新型深度学习图像超分辨率方法。该方法首先利用多尺度特征融合网络从低分辨率图像中提取多尺度特征，然后使用注意力机制增强重要特征。最后，利用深度学习网络重建高分辨率图像。实验表明，所提方法在峰值信噪比（PSNR）和结构相似性（SSIM）方面的性能优于现有方法。

Compensation of Sensor Movements in Short-Range FMCW Synthetic Aperture Radar Algorithms

[1] 传感器运动在单个FMCW ramp中被考虑 [2] 系统误差因空间欠采样混叠被减少

基于合成孔径雷达（SAR）原理的雷达成像是获取目标表面等信息的常用方法。然而，此类系统的大多数成像算法都假设（准）静态测量。如果传感器在测量过程中移动，这可能会导致处理后的图像出现误差。对于基于调频连续波（FMCW）的传感器而言，情况尤其如此，因为其信号持续时间比脉冲系统更长，可实现的带宽也大得多，这带来了额外的挑战。雷达成像中的运动补偿通常涉及对理想轨迹偏差的校正。相比之下，本文提出了一种考虑单个FMCW线性调频期间传感器运动的方法，因此解决了在发射/接收过程中由连续路径引起的影响。因此，在合成孔径扫描期间可以实现更快的运动，而不受停走近似的限制。此外，本文还将表明，该算法适用于减少因空间采样低于奈奎斯特速率而导致的混叠引起的系统误差。为此，本文展示了通过工作在122至170 GHz之间的超宽带D波段FMCW雷达获得的仿真和测量结果。

A +7.6 dBm IIP3 2.4-GHz Double-Balanced Mixer With 10.5 dB NF in 65-nm CMOS

[1] 提出增强的导数叠加(DS)方法以提高IIP3 [2] 辅助跨导器通过部分抵消噪声改善NF

本文提出了一种增强型导数叠加（DS）方法，以提高双平衡CMOS有源混频器的三阶输入交调点（IIP3）。在该混频器中，一个工作在适度反型区、带有源极电感退化的辅助共栅跨导器被用于前馈交流耦合路径至主跨导器，以产生三阶互调失真（IMD3）电流。因此，在优化转换增益（CG）的同时，跨导级的整体IMD3电流被最小化。该辅助跨导器还通过部分抵消输出噪声电压来改善混频器的整体噪声系数（NF）。此外，采用电流复用和电流注入技术以进一步提升整体性能。作为概念验证，在65nm CMOS工艺中实现了一个2.4GHz下变频混频器，其输出带宽为10MHz。测量结果表明，该混频器实现了12.5dB的峰值转换增益、10.5dB的双边带（DSB）噪声系数和+7.6dBm的三阶输入交调点。该电路由1V电源供电时消耗1.2mW，不含焊盘的芯片面积为0.2208 mm²。

Erratum to “A High-Voltage Compliance, 32-Channel Digitally Interfaced Neuromodulation System-on-Chip”

[1] 使用了Fig. 4的早期版本 [2] 图中参考文献与正文不匹配

在上述文章[1]中，使用了图4的早期版本。其中，最新的先进设计是根据性能指标NEF和面积来排列的，但图4中的参考文献与参考文献部分不匹配。

Modeling Energy-Aware Photoplethysmography Hardware for Personalized Health Care Applications Across Skin Phototypes

[1] 提出含跨阻抗放大器(TIA)的PPG传感模型 [2] 建立含皮肤光型影响的光电二极管模型

光体积描记法（PPG）传感是一种流行的光学方法，用于基于从患者皮肤反射的光来确定血氧饱和度和心率。这两项健康指标在检测无症状患者的COVID-19方面很有用，但仍受个体生理差异的影响。在可穿戴自供电设备中，与可用的人体能量相比，PPG传感的功耗相对较高。本文提出了一种PPG传感模型，该模型包含一个跨阻放大器（TIA）以展示功率、信号和设计权衡，以及一个光电二极管模型，该模型包括患者皮肤光型对反射光和PPG传感精度的影响。本文还展示了使用现有硬件进行人体测试的初步测量结果，以验证在这些功率水平下提取PPG信号的功率和能力。该模型表明，需要首先确定每种皮肤光型能够产生准确结果的最小允许光电二极管电流，然后确定用户特定的电路调节参数，以实现具有优化功耗的个性化PPG传感。

A 405nW/4.8µW Event-Driven Multi-Modal (V/I/R/C) Sensor Interface for Physiological and Environmental Co-Monitoring

[1] 提出用于智能控制UV LED的传感器饱和检测器(sensor saturation detector) [2] 实现上下文感知事件驱动架构(context-aware event-driven architecture)

本文介绍了一款405nW/4.8µW四模式传感器接口IC，具有可重构电压/电流/电阻/电容（V/I/R/C）通道，以支持各种医疗保健用例。我们展示了一个多模态生理和环境协同传感的示例用例，包括：1）3nW心电图V通道，2）13nW呼吸率C通道，3）2.3µW、116dB动态范围PPG I通道，4）57nW、138-144dB动态范围臭氧R通道，以及5）35.9-79µW红/红外/紫外LED。臭氧通道提出了一种传感器饱和检测器，用于智能控制紫外LED，实现了5倍的LED功率提升。然后实施了一种上下文感知的事件驱动架构，可根据当前用户输入灵活地将系统功率从全测量模式的83.8µW降至405nW的下限。该传感器接口采用65nm CMOS工艺制造，与针对相同用例的先前工作相比，功耗降低了7-1500倍，与先前的V/I/R/C传感器接口相比，功耗提升了6倍。

Subject-Independent Freezing of Gait (FoG) Prediction in Parkinson's Disease Patients

[1] 提出基于LSTM网络预测FoG发作的深度学习方法。 [2] 识别了现有文献中未深入探讨的关键问题和概念。

步态冻结（FoG）是指短暂丧失或减弱行走能力，是帕金森病（PD）最常见的症状之一。及时预测步态冻结发作可以通过向患者提供特定提示来预防其发生。本文提出了一种使用长短期记忆网络（LSTM）预测步态冻结发作的深度学习方法。它还识别了现有文献中以前未深入探讨的关键问题和概念，为未来工作提供了更系统的方法。我们使用公开可用的数据集评估了我们的方法，该数据集包括10名帕金森病患者的加速度计读数。使用独立于受试者的模型，我们实现了高达89%的预测准确率，平均预测时间为1.42秒。

Silicon neuron with programmable ion channel kinematics for bioelectronic applications

[1] 硅神经元基于带可编程斜率的广义Hodgkin-Huxley模型 [2] 离子通道动态参数由多差分对电路控制

生物电子医学推动了对低功耗电路设计的需求，这些电路用于将生物神经元与电子神经处理系统连接，并实现与生物组织的实时闭环交互。这种交互将受益于生物系统和人工系统之间的一致特征，例如它们的工作频率和时间动态。神经形态工程为构建能够忠实地模拟生物神经处理系统的电路提供了设计解决方案。然而，到目前为止，尽管有一些值得注意的尝试，但很少有人提供具有与真实神经元相似的时间常数和动态特性的动作电位生成机制的准确模型。本文提出了一种硅神经元的设计，该设计基于广义霍奇金-赫胥黎模型，每个离子通道模型具有可编程斜率，为将硅神经动态准确匹配生物系统中目标神经元类型的动态提供了一种稳健方法。离子通道动态的参数由包含多个差分对的电路控制。这可用于塑造硅神经元的膜电压曲线。我们利用这一特性来模拟参与呼吸中枢模式发生器的生物神经元，该发生器负责刺激迷走神经以激活心腔起搏。我们方法中引入的新颖之处在于向开发能够再现生物细胞响应并与它们实时交互的硅神经元迈出了一步，旨在设计低功耗脑机接口。

A Fluorescent Thin Film-Based Miniaturized Transcutaneous Carbon Dioxide Monitor

[1] 提出首个小型化荧光薄膜连续经皮CO₂监测可穿戴原型 [2] 实现0-75 mmHg临床显著范围CO₂分压估算

动脉血气、氧气、二氧化碳和氢离子浓度是呼吸状态的关键指标，对于呼吸生命体征可能频繁且快速变化的患者，应持续监测。动脉血氧分压和二氧化碳分压可通过经皮监测来估算，该监测方法测量从皮肤扩散出来的氧气和二氧化碳分压。然而，传统经皮血气监测仪需要加热元件和大型昂贵的床边监测设备，这些局限性使其无法在临床环境外进行持续监测。因此，我们提出一种基于微型荧光薄膜的原型，设想将其作为首款持续经皮二氧化碳监测可穿戴设备。其计算原理依赖于测量二氧化碳敏感薄膜的荧光强度。该原型监测仪可估算0至75毫米汞柱范围内的二氧化碳分压，覆盖健康人群35–45毫米汞柱的临床显著范围。该原型设计为小尺寸，采用60毫米×55毫米的印刷电路板，功耗为64.33毫瓦，适合在进一步设计阶段转化为可穿戴设备。

A Fractional-Order Adaptive Filtering Algorithm in Impulsive Noise Environments

[1] 采用分数阶梯度优化LMP以实现代价函数处处分数阶可微 [2] 分析均方稳定性以确定分数阶和步长范围

作为经典的自适应滤波算法，最小均p范数（LMP）及其变体在服从特征指数α∈(1,2]的α稳定分布脉冲噪声中具有良好的收敛性能。然而，在处理α∈(0,1]的噪声（如柯西噪声）时，这些算法的性能会大幅下降甚至失效，因为它们的代价函数并非处处一阶可微。为解决此问题，本文提出了分数阶LMP（FOLMP）及其归一化版本。通过分数阶梯度优化LMP，FOLMP中的代价函数将处处分数阶可微。此外，本文分析了均方稳定性，以获得确保FOLMP稳定性的分数阶和步长范围。实验结果表明，所提算法在脉冲噪声环境中，无论α值如何，均比现有算法具有更快的收敛速度和更好的跟踪性能。

A 64 × 64 SPAD-Based Indirect Time-of-Flight Image Sensor With 2-Tap Analog Pulse Counters

[1] 实现50 m深度范围且相对深度不确定性为0.22%的SPAD iToF传感器 [2] 双抽头传感器通过优化布局实现26.3%填充因子（32 μm像素间距）

本文介绍了一种64×64间接飞行时间（iToF）图像传感器，其深度范围为50米，采用1P4M 110纳米CMOS工艺集成。该传感器基于单光子雪崩二极管（SPAD），其与距离相关的相位延迟通过紧凑型模拟时间选通脉冲计数器测量，然后由列并行单斜率（SS）模数转换器（ADC）读出。我们展示了两款iToF传感器原型，分别在像素中采用单抽头或双抽头计数器。与单抽头传感器相比，双抽头传感器在32微米像素间距下实现了26.3%的改进填充因子。这种改进是通过使用逆向深n阱作为保护环结构以及优化布局的两个模拟计数器实现的。通过利用1.56 MHz和50 MHz两种不同的解调频率，双抽头传感器实现了50米的大深度范围，相对深度不确定度为0.22%，3D帧率高达65帧/秒。当使用光学带通滤波器和多帧累加时，该传感器对120千勒克斯阳光具有耐受性。与以往的iToF基准相比，所提出的基于SPAD的iToF传感器在不牺牲相对深度不确定度的情况下展示了最大的深度范围。

A Temperature-Aware Fully-Wireless mm-Scale Optically-Enhanced Optogenetic Neuro-Stimulator

[1] 新型电流放大器驱动0.1-10mA至µLED且仅需150mV裕量（smallest reported） [2] 喷墨打印定制光学µlenses以增强光方向性

本文介绍了一种感应供电的4通道光学神经刺激器集成电路（IC）的设计、开发和实验验证，该集成电路集成了片上神经记录、温度监测、信号处理和双向无线数据通信功能。每个刺激通道采用新型电流放大器，仅需150mV的所需裕量（文献中报道的最小裕量）即可驱动0.1-10mA的电流进入通道专用的μLED。尽管电源电压变化较大，该放大器在整个输出电流范围内仍能提供850A/A的恒定增益。通过在器件顶部喷墨打印定制设计的光学微透镜以增强生成光的方向性，进一步提高了系统的能量效率。该芯片能够同时进行光学刺激和局部场电位（LFP）监测，允许实时调整刺激参数。芯片上还集成了高精度（0.1°C）温度读出电路，可在检测到不安全的温度升高时关闭刺激。该IC采用标准130nm CMOS工艺制造，面积为6mm²。本文展示了不同传感/通信模块的测量结果，以及体外实验验证结果，包括同步光学刺激、电记录和钙成像。

A Biologically-Informed Computational Framework for Pathway-Specific Spiking Patterns Generation and Efficacy Evaluation in Retinal Neurostimulators

[1] 提出了生物启发的计算框架，用于生成和优化视网膜神经节细胞（RGCs）的通路特异性脉冲模式 [2] 比较了电刺激与光刺激在诱导视觉感知质量上的差异

精确控制神经元通路对于旨在恢复视网膜变性患者视力的神经调节假体的疗效至关重要。本文提出了一种基于生物学的计算框架，该框架能够生成和优化视网膜神经节细胞（RGCs）的通路特异性放电模式。所开发的模型用于为植入式光学视网膜神经刺激器设备生成控制信号，以调节基因修饰的RGCs，从而实现细胞类型特异性神经兴奋。该模型还用于比较电刺激和光刺激在相同视觉刺激下在大脑中诱导的视觉感知质量。我们的模拟结果表明，RGCs的类型特异性激活（光遗传学的固有优势）使光刺激在实现视觉刺激与估计感知之间的高结构相似性方面显著优于电刺激。使用所开发的模型还研究了增加电极/LED阵列密度以通过光刺激和电刺激在诱导的视觉感知质量方面实现更好性能的效果。模拟结果证明了光刺激在这方面的优越性。

An Active Electrode IC with Embedded Analog CMRR Enhancement for Interference- and Gain-Mismatch-Resilient EEG Recording

[1] 提出模拟AE共模抑制比(CMRR)改进架构 [2] 实现13.5µW/通道低功耗设计

我们报告了一种脑电图（EEG）记录有源电极（AE）架构的设计、实现和实验表征，该架构具有模拟域内的有源电极共模抑制比（CMRR）改善功能。在简要分析和比较了增益和电极阻抗失配对最先进的基于有源电极的可穿戴EEG记录系统中CMRR退化的影响之后，详细介绍了所提出的有源电极的系统级架构和电路实现。基于所提出的CMRR增强架构的有源电极集成电路（IC）采用180nm CMOS工艺制造，并进行了实验表征。我们的测量结果显示，在60Hz时CMRR为82.2dB，放大电压增益为52.8dB，带宽为0.2-400Hz，输入直流偏移容差为±350mV，积分输入参考噪声（0.5-100Hz）为0.66µV，每通道功耗为13.5µW。使用开发的有源电极IC连接放置在前额的有源电极进行了EEG记录。

FRI Sampling of Parametric Signals With Non-Ideal Sinc Kernel

[1] 提出了具有非理想sinc kernel的FRI采样系统 [2] 设计了参数联合估计算法以消除硬件非理想效应

近年来发展的有限创新率（FRI）理论为雷达和通信领域中宽带参数信号的亚奈奎斯特采样提供了一种高效方法。然而，现有的FRI采样系统硬件方案未考虑物理组件的非理想效应，导致信号重建过程中精度较低。在本简报中，我们提出了一种具有非理想sinc核的参数信号FRI采样系统，该系统在非理想硬件环境下显著提升了重建性能。所提系统由两个并行采样通道组成。第一个通道对经过低通滤波器（LPF）滤波后的参数信号进行低速采样，用于获取部分傅里叶系数。另一个通道以相同方式获取其基信号的部分傅里叶系数。为消除物理组件的非理想效应，我们利用所获得的傅里叶系数提出了一种参数联合估计算法。我们还提供了实现该系统的硬件平台设计方案。仿真和硬件实验结果表明，所提系统能够消除硬件过程中的非理想效应，并大幅提高信号重建精度。

Cooperative Adaptive \(H_\infty\) Output Regulation of Continuous-Time Heterogeneous Multi-Agent Markov Jump Systems

[1] 分布式模式依赖观测器被设计以估计马尔可夫跳变线性外部系统（Markov jump linear exosystem）动力学 [2] 自适应模式依赖控制律被设计以实现整个网络的均方H∞输出同步（mean-square \(H_\infty\) output synchronization）

本文研究了连续时间异质多智能体马尔可夫跳变系统的协同自适应\(H_\infty\)输出调节问题。首先，设计了分布式模态依赖观测器，以在通信有向图上估计马尔可夫跳变线性外部系统的动态。然后，为每个智能体设计了自适应模态依赖控制律，使得整个网络实现均方\(H_\infty\)输出同步。最后，通过仿真结果验证了理论结果，并展示了有效的控制性能。

Asynchronous Mean Stabilization of Positive Jump Systems With Piecewise-Homogeneous Markov Chain

[1] 对具有双切换信号的分段齐次马尔可夫链的正马尔可夫跳变系统（PMJSs），考虑了异步状态反馈控制器。 [2] 基于隐马尔可夫模型，将闭环系统建模为带分段齐次马尔可夫链的隐马尔可夫跳变系统（HMJSs）。

本文考虑具有两个切换信号的分段齐次马尔可夫链的正马尔可夫跳变系统（PMJSs）的均值镇定问题。与现有结果不同，本文考虑异步状态反馈控制器以实现控制目标。基于隐马尔可夫模型，闭环系统被建模为具有分段齐次马尔可夫链的隐马尔可夫跳变系统（HMJSs）。引入了所考虑系统的正定性和均值镇定的定义。分别在马尔可夫链服从条件概率分布和伯努利分布的情况下，推导了确保具有分段齐次马尔可夫链的HMJSs正且均值稳定的一些充分条件。仿真结果验证了所提方法的有效性。

Millimeter-Wave Three-Dimensional Substrate-Integrated OMT-Fed Horn Antenna Using Vertical and Planar Groove Gap Waveguides

[1] 提出利用多层基板平面和垂直维度的三维集成方法 [2] 实现Ka波段全三维集成正交模转换器(OMT)

本文提出了一种三维（3-D）衬底集成方法，该方法利用多层衬底的平面尺寸和垂直尺寸进行毫米波器件和电路设计。首先研究了垂直衬底集成槽隙波导（SIGGW），其多层几何结构在堆叠衬底之间无需金属接触，并具有宽工作带宽，支持单准TE10模式且传播特性稳定，使其成为一种易于实现的有前景的垂直波导结构。通过同时利用垂直和平面SIGGW，在Ka频段成功实现了全三维衬底集成正交模转换器（OMT），该转换器由E面功率分配器、U形连接和转门结组成，这些在以往工作中难以实现。其紧凑的几何结构和显著的性能改进证明了所提方法的优点。之后，该OMT用于馈电同样具有三维衬底集成结构的双极化角锥喇叭天线。实验证实，整个多层天线模块具有宽带宽、高隔离度和稳定的辐射方向图，且仍可采用标准的单层印刷电路板（PCB）设备方便制造。凭借灵活的设计自由度和令人满意的工作特性，所提出的设计方法和器件对先进毫米波应用具有重要价值。

Stiffness Characterization of Healthy and Deficient Tracheal Cartilage Segments using Micromachined Piezoresistive Force Sensor

[1] 基于MEMS的压阻式力传感器被设计用于绵羊气管组织力学表征 [2] 健康与软化模型的气管组织刚度差异被发现具有统计学意义

气管畸形（如气管环不完整/缺失）会导致组织松弛，引起中央气道狭窄。短段和长段气管环缺损会降低气道通道的刚性，导致气道塌陷。这种异常的长度各异，可发生在颈部、中部或远端区域，并伴有不同程度的梗阻。尽管采用了保守治疗和介入手术，再狭窄的病例数量仍然很高。量化局部组织的力学特性可以直接评估节段健康状况，并有助于疾病分期。本研究探讨了基于微机电系统（MEMS）的压阻式力传感器的制备，该传感器设计用于绵羊气管组织的力学表征。该传感器具有2mm见方的膜片，膜厚度为30µm，线性工作范围为10–120 mN，灵敏度为0.21 mV/(V·mN)，在正常载荷下滞后小于1%。压缩加载-卸载试验以50µm/s的应变率进行，对聚二甲基硅氧烷（PDMS，交联剂浓度10%）、离体绵羊气管组织和软化模型施加最大85mN的应力。利用滞后数据评估的健康气管组织与软化模型之间的刚度差异具有统计学意义（p值为1e-3）。该传感器展示了其集成到诊断工具中的潜力，有助于术前临床评估。

200-GS/s ADC Front-End Employing 25% Duty Cycle Quadrature Clock Generator

[1] 实现55nm SiGe BiCMOS ADC前端200-GS/s采样率 [2] 采用单级采样器架构提升带宽和线性度

报道了一种55nm SiGe BiCMOS ADC前端，其采样率达到创纪录的200 GS/s，在45 GHz和63 GHz频率下的SNDR分别大于32 dB和25.3 dB。这种性能得益于前端采用单级采样器架构以最大化带宽和线性度，使用低压MOS CML开关，以及集成了一个直流至62 GHz、25%占空比的非交叠正交时钟发生器。该ADC前端的总功耗为635 mW。

Interference Mitigation by Adaptive Analog Spatial Filtering for MIMO Receivers

[1] 混合波束赋形通过模拟和数字域自适应抑制干扰 [2] 采用自适应MMSE和EVM作为优化准则

在强同信道/邻信道干扰环境下，数字多输入多输出（MIMO）接收机需要高动态范围的模数转换器（ADC）。混合波束成形在ADC之前进行空间滤波，能够在模拟和数字域自适应地减轻干扰，从而降低对ADC动态范围的要求。本文利用自适应最小均方误差（MMSE）和误差向量幅度（EVM）作为优化准则，论证了混合波束成形在干扰抑制中的有效性。通过四元素22纳米FD-SOI CMOS原型MIMO接收机芯片，采用传导测试平台进行了大量EVM测量，以验证自适应MMSE算法的性能。在2.4 GHz工业科学医疗（ISM）频段，使用半波长间距的四元素线性偶极子天线阵列进行了空中（OTA）测量，量化了在实际场景中的性能提升，例如存在多径传播信道和天线阵列元素间互耦的情况。OTA结果表明，在室内实验室环境中，使用16点和64点矢量调制器（VM）星座时，平均干扰抑制分别可达22.5 dB和24.5 dB。

An 802pW 93% Peak Efficiency Buck Converter with 5.5×10^6 Dynamic Range Featuring Fast DVFS and Asynchronous Load-Transient Control

[1] 支持快速动态电压频率缩放(DVFS)和快速负载瞬态响应(FLTR) [2] 集成了自适应死区时间控制器(adaptive deadtime controller)

本文提出了一种具有亚纳瓦静态功耗、高效率和宽动态范围的降压转换器，适用于超低功耗（ULP）物联网片上系统（IoT SoC）。为优化片上系统功耗，该降压转换器支持快速动态电压频率缩放（DVFS），并通过异步控制实现快速负载瞬态响应（FLTR）。此外，该降压转换器完全自包含，所有功能均集成在芯片上，包括所提出的自适应死区时间控制器。采用65nm CMOS工艺制造，测量结果表明，在1.5V输入电压下，该降压转换器的静态功耗为802皮瓦，峰值效率为93%。测得的动态范围为0.5纳瓦至2.75毫瓦，超过6个数量级。由于采用异步负载瞬态检测器，在45纳安至1毫安的负载电流阶跃下，测得的电压下垂为54毫伏。该降压转换器在所有最先进的亚纳瓦开关稳压器中实现了最高效率和最宽动态范围，使其非常适合超低功耗片上系统的电源管理。

An Inverter-Based, Ultra-Low Power, Fully Integrated, Switched-Capacitor DC-DC Buck Converter

[1] 采用反相器基放大器实现低功耗下高速调节 [2] 实现66%的效率增强因子(EEF)和2.56mW/mm²功率密度

在65nm工艺中演示了一款全集成超低功耗降压DC-DC转换器。该电路可将电池电压（2.5-3V）转换为低功耗常开域的数字和混合信号电压。采用5:1的降压转换，提供接近阈值电压的0.55-0.6V数字电压，同时也能提供更高的电压（1.2V、1.8V）。基于反相器的放大器用于在低功耗下实现高速调节。测试结果显示，在100µW的输出功率下，效率增强因子（EEF）为66%，功率密度为2.56 mW/mm²。在该功率下，这些参数代表了最先进水平。该DC-DC转换器具有快速瞬态响应，即使在输出电容低至50 pF的情况下，也能以最小的电压下垂和过冲运行。

A 4-Element 800MHz-BW 29mW True-Time-Delay Spatial Signal Processor Enabling Fast Beam-Training with Data Communications

[1] 实现具有数字可重构延迟元件的真时延(TTD)阵列 [2] 展示了独特的频率-角度映射(frequency-to-angle mapping)

新兴毫米波无线网络的空间信号处理器（SSP）严重依赖链路发现。为避免通信中断，移动设备需要以毫秒级延迟定位窄定向波束。在这项工作中，我们展示了一种具有数字可重构延迟元件的真时延（TTD）阵列，该阵列能够在接收器端实现快速波束训练和宽带数据通信。在波束训练模式下，通过实现大延迟带宽积，利用频率相关的探测波束加速波束训练。在数据通信模式下，实现精确的波束对准，以减轻宽带信号波束成形过程中的空间效应。基于4元件开关电容的时间交错阵列采用紧凑型闭环积分器进行信号组合，并在时钟域中实现延迟补偿，以实现高精度和大延迟范围。该TTD SSP在台积电65nm CMOS工艺中进行原型设计，在波束训练模式下成功展示了独特的频率-角度映射，最大延迟为3.8ns，带宽为800MHz。在数据通信模式下，从80MHz到800MHz实现了约12dB的均匀波束成形增益。该TTD SSP在1V电源下消耗29mW，使用16-QAM调制时实现122MB/s的数据速率，EVM为9.8%。

Opinion Diffusion in Two-Layer Interconnected Networks

[1] 提出双层互联网络中多种观点的传播模型（diffusion model） [2] 揭示两层网络中同一观点的最终比例将趋同

实际上，个体不仅会通过口碑传播自己的观点，还会在社交平台上分享观点。为了清晰地理解这类行为，我们利用网络结构的一些统计特征，提出了一个双层互联网络中的多种观点扩散模型。理论分析表明，一层中任何观点的最终比例将与另一层中相同观点的最终比例相同。特别是当某种观点在一层中的种子比例与在另一层中的不同时，观点的扩散行为和最终流行程度不仅取决于观点的种子比例，还取决于在不同层上活跃的个体属性，包括他们的层间连接模式和连接数量。进一步分析显示，大众媒体会促进与其自身立场一致的观点的传播。最后，我们通过在三种类型的双层互联网络上模拟四种层间连接模式下两种观点的传播，阐明了分析结果的有效性。这些发现为社会中的一些有趣现象提供了新的解释，并有助于决策者引导特定产品的流行。

Experimental Investigation of Material and Geometry Effects on Microwave Breakdown of Evanescent-Mode Cavity Resonators

[1] 较低二次发射产额表面材料的腔体在击穿曲线左侧具有更高击穿功率。 [2] 击穿曲线观察到两种不同区域，过渡压力为10 mbar。

本文对具有不同表面材料和柱体几何形状的渐逝模腔谐振器中的微波击穿进行了实验研究，旨在揭示二次电子发射（SEE）、附着和扩散在非均匀电场微波击穿中的作用。在环境空气中，对六个谐振于2.6 GHz的腔体在1至100 mbar的压力范围内进行了击穿功率测量。具有较低二次发射产额表面材料的腔体在击穿曲线左侧具有较高的击穿功率，表明二次电子发射在微波击穿中，尤其是在低压力下的重要性。同时，除了具有半球形柱体的腔体外，发现品质因数对击穿功率影响不大，因为这些腔体内部的电场分布与柱体几何形状没有显著关联。在击穿曲线中观察到两个不同的区域，过渡压力为10 mbar。即，击穿曲线在过渡压力以上呈现无发射分支，此时微波击穿发生在间隙中；在过渡压力以下呈现扩散分支，此时微波等离子体从间隙中膨胀出来。我们进行了理论计算，发现当附着长度等于柱体半径时发生过渡。

A Hybrid SESI Method for Electromagnetic Scattering by Objects in Multiregion Cylindrically Layered Media

[1] 提出高效准确的混合谱元-谱积分(SESI)方法 [2] SIM中Toeplitz矩阵逆通过FFT以O(NlogN)复杂度求解

提出了一种高效准确的混合谱元-谱积分（SESI）方法，用于模拟多区域圆柱分层介质中物体的电磁（EM）散射。含多个散射体的多个区域中的场可通过谱元法（SEM）求解，而谱积分法（SIM）则用作含多层介质的相邻区域的精确边界条件。每层圆柱介质中电场与表面电流密度之间的这种边界条件可通过SIM中的递推公式获得。SIM产生的Toeplitz矩阵的逆矩阵可通过快速傅里叶变换（FFT）求解，复杂度为O(NlogN)。混合SESI方法用于模拟均匀和/或非均匀多区域多层结构。包括频率选择表面（FSS）应用在内的数值算例通过将结果与解析解以及传统SEM和有限元法（FEM）的结果进行比较，证明了混合SESI方法的高效性和准确性。

High-Speed Dynamic Level Shifter for High-Side Bootstrapped Gate Driver in High-Voltage Buck Regulators

[1] 通过引入瞬时动态电流，高边开关传播延迟被降至0.25 ns [2] 箝位电路在正负摆幅期间提高了dV_SW/dt抗扰性和可靠性

针对高压直流-直流降压调节器应用，本文提出了一种用于高端自举栅极驱动器的高速动态电平转换器。通过引入瞬时动态电流，高端开关的电平转换器传播延迟降至0.25 ns。在正负摆幅期间，箝位电路提高了dV_SW/dt抗扰度和可靠性。所提出电路可容忍的最大dV_SW/dt高达18V/ns。通过优化偏置电流发生器的设计，还增强了工艺变化抗扰度。所实现的面积高效电平转换器基于高压工艺中广泛使用的薄栅氧化层晶体管设计。实验结果表明，采用所提方案的 fabricated 调节器在18 V输入、3.3 V输出和2 A负载电流下具有良好的调节性能。

A Reconfigurable Balanced Dual-Band Bandpass Filter With Constant Absolute Bandwidth and High Selectivity

[1] DM耦合系数(Ki)和品质因数(Qi)可被控制以保持恒定DM绝对带宽(ABW) [2] 混合耦合和源-负载耦合生成5个DM传输零点(TZs)以提升选择性

本文设计了一种具有恒定差模（DM）绝对带宽（ABW）和高选择性的可重构平衡双频段带通滤波器（BPF）。所提出的BPF由一组非对称短截线加载谐振器（A-SSLRs）和平衡微带-槽线过渡结构（MSTSs）组成。采用四个变容二极管以实现具有小插入损耗的可重构特性。通过改变耦合距离并选择A-SSLRs上加载的变容二极管的位置，可以轻松控制所提出BPF的差模耦合系数$K_{i}$和品质因数$Q_{i}$，以保持恒定的差模绝对带宽。在整个调谐范围内，本质上实现了优异的共模（CM）抑制，且差模响应与共模响应相互独立。此外，通过混合耦合和源-负载耦合产生了五个差模传输零点（TZs），可显著提高选择性。与已发表的可重构平衡BPF相比，所提出的BPF具有恒定差模绝对带宽、更小的插入损耗以及对两个差模通带更独立控制的优点。为了验证设计策略，设计、制作并测量了一个原型电路。仿真和测量结果具有良好的一致性，验证了理论和设计的正确性。

An Ultra-Low Power K band Balanced Frequency Doubler with a Novel Current-reused Structure

[1] 采用current-reused结构实现超低功耗 [2] 在22-25 GHz范围内实现高基波抑制

一种超低功耗真正平衡的倍频器已在110 nm CMOS工艺中得到验证，可在22至25 GHz频率范围内工作，并具有高基波抑制能力。该倍频器利用电流复用结构来降低功耗、提高基波抑制能力和差分输出的对称性。测量得到的饱和功率为0 dBm，最佳基波抑制为44 dB。该倍频器在1.2 V电源电压下工作，实现了-4.2 dB的转换增益，功耗为6 mW。

A Microwave Imager Implemented With a Space-Fed Randomized Aperture

[1] 实现了具有独立1位相位调制的400单元相控阵 [2] 通过直流偏压实现孔径场的确定性随机化

近来，基于随机照明的微波成像已展现出良好潜力。实现这种成像的关键在于制造具有可重构、随机孔径的成像仪。本文讨论了此类成像仪的实现理论和指导方针，并展示了一个工作在24 GHz ISM频段的实验原型。该原型采用板载集成、空间馈电的400元相控阵，每个阵元可实现独立的1位相位调制。通过简单控制直流偏置电压，可确定性地随机化通过该孔径的场。在优化的系统校准和标准ℓ₁范数正则化的辅助下，可获得质量显著提升的实验成像结果。所提出的解决方案可用于广泛应用，尤其适用于普通公共场所、政府和军事区域的大规模人身安全筛查。

Comparative Analysis of Machine Learning Techniques for Temperature Compensation in Microwave Sensors

[1] 采用机器学习算法处理1.19 GHz开口环谐振器频率响应 [2] 级联分类器与回归器池提取环境温度

微波传感器的平面特性使其易受环境温度变化的影响，这可能会对被测材料的感知产生影响。需要一种温度补偿技术来考虑其对材料介电特性的直接影响。在本文中，机器学习算法以分类器和回归器两种配置应用于工作在1.19 GHz的开口环谐振器的频率响应。通过在25°C–50°C的温度循环下，使用[0:20%:100%]浓度的甲醇/丙酮水溶液，覆盖了宽范围的介电常数。这种广泛的案例捕捉了复杂的纠缠趋势，分类器可以识别这些趋势，而不受测量温度的影响。下一步，从相同的测量数据中提取环境温度。这是通过将分类器与包含各个类别训练参数的回归器池级联来实现的。对材料类型进行高精度分类，然后确定其相应温度（使用线性回归，十折交叉验证的平均R²=97%，平均绝对误差为0.58°C），从而研究所提方案的检测限。通过测试[0:1%:5%]的甲醇水溶液，确定多层感知器（MLP）和支持向量机（SVM）是性能最佳的算法。最终的超参数优化为这两个模型提供了参数，其准确率分别为0.97和0.99。

Energy Efficient Startup of Crystal Oscillators Using Stepwise Charging

[1] 采用分步充电概念以降低驱动晶体所需能量 [2] 通过自定时注入和离散时间动态偏置比较器减少注入波形生成能耗

采用能量注入技术可快速启动晶体振荡器。然而，注入波形的生成以及驱动由晶体形成的大容性负载会消耗大量能量。本文应用逐步充电的概念来降低驱动晶体所需的能量。通过使用采用简单失调校准方法的离散时间动态偏置比较器，降低了自定时注入生成注入波形所需的能量。此外，通过自定时控制逻辑动态改变桥接开关电阻，以缓解精度-速度权衡问题。原型采用65纳米（三阱）CMOS工艺制造，已在24至50 MHz范围内的各种晶体上进行测试，在能耗方面改进了现有技术水平。

Body Biased Sense Amplifier With Auto-Offset Mitigation for Low-Voltage SRAMs

[1] 提出具有自动偏移缓解功能的差分输入体偏置感测放大器(DIBBSA) [2] 差分位线信号被施加到关键感测晶体管的源极和体端

本文提出了一种具有自动偏移缓解功能的差分输入体偏置读出放大器（DIBBSA），适用于低压SRAM，其中差分位线信号既施加到关键传感晶体管的源极，也施加到其体端。我们在65nm CMOS工艺中对所提出的具有多种工作模式的DIBBSA架构进行了仿真和制造，以分析体偏置在缓解偏移方面的有效性。在10个IC中的5120个SA上测量了偏移的标准偏差（σOS）。在0.4V电源和25°C条件下，与传统电流锁存SA（CLSA）相比，所提出的DIBBSA-FL和DIBBSA-PD模式在σOS方面的等栅面积 reduction分别为68.1%和61.9%；与电压锁存SA（VLSA）相比，分别为24.1%和18.1%。在一个IC中的512个SA上进行的测量表明，在0°C至75°C的温度范围内、0.4V电压下，DIBBSA-FL和DIBBSA-PD模式所需的最小差分输入电压与CLSA相比降低了48%，与VLSA相比降低了28%。

Multiple Potential Well Precision Oscillators

[1] 利用了多振荡器件的非线性动力学特性 [2] 实现了传统单稳振荡器性能的提升

本研究展示了如何利用与多个振荡装置相关的非线性动力学，从而改善传统单稳态振荡装置的性能。传统振荡器依赖于与单一稳定振荡相关的非线性动力学。通过调整传统振荡器的非线性特性以适应多种振荡，在所需振荡的幅度模式和周期性方面取得了更优的结果。

An Energy-Efficient Accelerator for Rain Removal Based on Convolutional Neural Network

[1] 提出支持不同卷积映射方法的可重构架构 [2] 采用混合数据重用模式降低能耗2.4-5.9倍

去雨是智能视觉监控系统中的一项重要操作。许多基于卷积神经网络（CNNs）的去雨算法很少部署在资源受限的设备上。限制因素之一是内存访问导致高能耗。为了减少计算过程中的内存访问，先前的工作通常对CNN中的不同层使用固定的计算模式。对于不同且海量的输入和输出特征图，固定的计算模式会降低能效。因此，我们提出了一种可重构架构来支持不同的卷积映射方法。我们使用混合数据重用模式，与固定计算模式相比，能耗降低了2.4-5.9倍。该硬件在台积电65nm工艺下综合面积为9.83mm²，能够在0.57秒内恢复1280×720的真实世界图像，与CPU和GPU实现相比，速度分别提升了56.1倍和2.1倍。仿真结果表明，运行去雨网络时的能效为287.7 GOPS/W。

Direct Synthesis Method for Dual-Band Bandpass Filters With Wide Fractional Bandwidth Range and Center Frequency Ratio

[1] 提出基于频率变换的双频滤波器直接综合方法 [2] 提出新型电路转换方案以降低实现难度并显著减少S参数对电路元件值的敏感度

本文提出了一种基于频率变换的双频滤波器直接综合方法。该方法能够综合具有大分数带宽范围（8.5%-56%）和宽中心频率比（2-4）的双频带通滤波器（BPF）。提出了一种新颖的电路转换方案，以降低复杂电路的实现难度，并显著降低S参数对电路元件值的敏感性（电感20%波动对S11的影响在5dB以内）。为了验证所提方法的有效性，设计并制作了中心频率为1GHz和2GHz（小频率比）的三阶窄带双频BPF以及中心频率为0.5GHz和2GHz（大频率比）的五阶宽带双频BPF，仿真与实测结果具有良好的一致性。

A New Approach of Formation Control for Multi-Agent Systems With Environmental Changes

[1] 提出了两阶段重配置策略（two-stage reconfiguration strategy） [2] 考虑了智能体物理形状以解决重叠问题

本文提出了一种两阶段重配置策略，用于使多智能体群体形成其特定指定队形，这可视为从当前状态到预定义队形的过渡。特定指定队形在任务间隙出现，以最小化重配置时间。基于预定义队形的最优映射关系和当前概率，为点状智能体设计了基本的特定指定队形。然后，将智能体建模为圆形或椭圆形以考虑其物理形状，制定了重配置方案，并解决了队形形成过程中的智能体重叠问题。通过算例和仿真结果分析并验证了新设计技术的有效性和潜力。

Fixed-Point Minimum Error Entropy With Sparsity Penalty Constraints

[1] 提出了融合稀疏惩罚项的MEE-FP算法 [2] 新算法性能优于原MEE-FP和MCC稀疏算法

近年来，稀疏系统辨识（SSI）受到了越来越多的关注，基于最小均方误差（MMSE）准则的各种稀疏感知自适应算法被开发出来，这些算法在高斯分布假设下是最优的。然而，高斯假设在实际环境中并不总是成立。最大相关熵准则（MCC）被用来替代MMSE准则，以抑制重尾非高斯噪声。对于一些更复杂的非高斯噪声，如多模态分布噪声，最小误差熵（MEE）准则虽然计算成本稍高，但性能优于MCC。为了提高非高斯噪声下SSI的性能，本文通过将零吸引（l1范数）、重加权零吸引（重加权l1范数）和相关熵诱导度量（CIM）惩罚项纳入代价函数，开发了一类基于不动点迭代的稀疏感知MEE算法（MEE-FP）。相应的算法被命名为ZA-MEE-FP、RZA-MEE-FP和CIM-MEE-FP，它们能够获得比原始MEE-FP算法和基于MCC的稀疏感知算法更好的性能。仿真结果证实了新算法的优异性能。

Slow Wave Substrate-Integrated Waveguide With Miniaturized Dimensions and Broadened Bandwidth

[1] 有效磁导率和介电常数被同时提高 [2] 尺寸减小且带宽被拓宽

本文提出了一种新型慢波（SW）基片集成波导（SIW），通过同时提高有效磁导率和介电常数，实现了增强的慢波因子（SWF）和拓宽的带宽。有效介电常数的提高是通过增强波导顶面与加载贴片之间的电容实现的，这些贴片通过盲孔与SIW底面短路。有效磁导率的提高是通过在盲孔上添加贴片来延长电流路径实现的。与仅提高有效磁导率或介电常数的已报道SW-SIW相比，这种同时提高有效磁导率和介电常数的SW-SIW具有两个明显优势：1）更高的SWF和更低的截止频率分别导致纵向和横向尺寸更小；2）由于周期性SW结构的波阻抗稳定，带宽更宽。与相同截止频率的普通SIW相比，所提出的SW-SIW的横向尺寸减小了53%。相速度降低了73%，这意味着纵向长度相应减少了73%。工作频段为7.0-18.8 GHz（91.5%的相对带宽），覆盖X波段和Ku波段。制作并测量了所提出的SW-SIW原型，测量结果与仿真结果吻合良好。

Dual-Polarized Diplexer Using Turnstile Junction

[1] 提出实现双极化双工器（DPDIPs）的新方法 [2] 采用适合DPDIP的新型旋转式结（TJ）结构

本文提出了一种实现双极化双工器（DPDIP）的新方法，该双工器可分别对水平极化和垂直极化信号进行双工。所提器件由一个旋转式结（TJ）和四通道滤波器组成。与传统的正交模式转换器（OMT）和两个双工器方案相比，它具有超紧凑的尺寸和相当的性能。分析并仿真了一种适用于DPDIP的新型TJ排列方式。设计并制作了一个Ka波段DPDIP作为验证实例。仿真和测量结果验证了所提方法的准确性和有效性。

On Improving Convergence Characterization to Solve the Electromagnetic–Thermal Model

[1] 提出节点热不平衡比(NHIBR)作为自适应时间步长方案基础 [2] 引入NHIBR的归一化加权平均值(NWM)以选择不同精度要求

电磁-热偏微分方程阐明了微波对器件的热效应和材料微波加热背后的机理。在瞬态分析过程中，必须将微分方程在时间步上离散化。每个时间步对应一个非线性方程组的求解。为了加速收敛，时间步应尽可能大，并且非线性方程组需要一种高效的迭代方法。本文提出节点热不平衡比（NHIBR）作为自适应时间步长方案的基础。引入NHIBR的归一化加权平均值（NWM），为时间离散化选择不同的精度要求，并检测稳态解的收敛性。此外，由于牛顿法具有超线性收敛特性，故采用牛顿法求解非线性方程组。采用有限元法（FEM），其中电磁场使用棱边单元，温度场使用节点单元。通过数值模拟验证了所提分析方案的准确性和优势。

Efficient Electromagnetic Modeling of Multidomain Planar Layered Medium by Surface Integral Equation

[1] 采用LMGFs重新建立了表面等效公式 [2] 仅对各子PLM域边界进行离散化

提出了一种基于表面积分方程（SIE）的多域平面分层介质（MD-PLM）新型电磁建模方法。MD-PLM指的是被分割成多个PLM体积的整个空间，例如具有插入的有限PLM物体的无限大PLM背景或多层平行板结构。在针对此场景的传统SIE方法中，仅将外部域视为通过分层介质格林函数（LMGFs）建模的PLM，而内部域则通过多域均匀SIE处理。然而，在本研究中，通过LMGFs重新建立了针对此特殊场景的表面等效公式。然后，将外部域和内部域均视为通过每个子域中相应的LMGFs和SIE建模的PLM。因此，仅需要离散化每个子PLM域的边界，而不是每个内部介质的界面，这与传统SIE的方式不同。因此，与传统SIE相比，所提出的方法可以减少大量未知数，并通过降低内存消耗显著提高效率。通过一些数值算例，对该方法的性能进行了评估，并与传统方法进行了比较。算例中也充分证明了新提出方法的有效性和效率。

Hard–Soft Groove Gap Waveguide Based on Perpendicularly Stacked Corrugated Metal Plates

[1] 结构强度显著提高，适用于高频应用 [2] 脊/波纹间夹角变化实现阻带可调谐

本文介绍了一种基于软硬表面的新型电磁带隙（EBG）结构，用于缝隙波导（GW）技术。所提出的EBG结构由一个软表面和一个硬表面组成，两者平行且之间存在缝隙，其中两个表面的脊/波纹相互垂直或成接近90°的角度。与缝隙波导技术中应用最广泛的非接触式钉床EBG相比，这种新型EBG结构的结构强度显著提高，使其非常适合高频应用。另一个优点是，随着两个表面的脊/波纹之间角度的变化，阻带在宽频带内移动，这使得EBG制作完成后阻带可调。对所提出的EBG的阻带性能进行了研究。设计、制造并测试了采用这种新型EBG的直槽和弯槽缝隙波导（GGW）。还测试了不同列脊/波纹的隔离性能。测量结果表明，所提出的GGW具有优异的传输性能。

A Frequency Tunable Circulator With 70-dB Isolation Using Reflection Coefficient Controller for Arbitrary Load Impedance

[1] 设计反射系数控制器(RCC)以抵消泄漏信号 [2] 使用两个变容二极管实现工作频率调谐

本文提出了一种提高环行器隔离度和控制其工作频率的方法。分析了环行器的内部信号流，并研究了通过端口反射来抵消泄漏信号的问题。设计了反射系数控制器（RCC），以确保在工作频率下发生这种反射。此外，对于任意天线阻抗，可通过使用RCC的两个变容二极管来调谐工作频率。该方法的实验结果表明，在工作频率下隔离度为70 dB，插入损耗为-1.4 dB。此外，对于任意天线阻抗，工作频率可在2.2至2.8 GHz范围内变化，且具有高隔离度。

A 51-pJ/Pixel 33.7-dB PSNR 4× Compressive CMOS Image Sensor With Column-Parallel Single-Shot Compressive Sensing

[1] 采用高度稀疏伪对角矩阵替代密集CS编码矩阵 [2] 像素数字化前通过列并行CS编码器实现数据压缩

本文介绍了一种用于始终开启的物联网（IoT）应用的具有列并行单次压缩感知（CS）的CMOS图像传感器（CIS），其能效达到51皮焦耳/像素，同时保持了高于33.7 dB的峰值信噪比（PSNR）和高于0.89的结构相似性指数（SSIM）的高图像质量。这得益于一种高能效编码器，该编码器用高度稀疏的伪对角矩阵取代了密集的CS编码矩阵。由于所提出的列并行CS编码器可以通过高能效的开关电容矩阵乘法器直接在像素输出端实现，因此在像素数字化之前就实现了数据压缩，从而大大降低了ADC功耗、数据大小和I/O功耗。通过使用动态单斜率ADC，图像传感器的能效得到了进一步提高。在110纳米CMOS工艺中实现的原型VGA图像传感器在45帧/秒的速度下仅消耗0.7毫瓦。相应的每像素能量（51皮焦耳/像素）比之前的压缩感知图像传感器低能耗基准提高了5倍以上。

A BJT-Based CMOS Temperature Sensor With Duty-Cycle-Modulated Output and ±0.5°C (3σ) Inaccuracy From −40 °C to 125 °C

[1] 采用具有开尔文连接的动态元件匹配(KC-DEM)以提高VPTAT精度 [2] 提出连续时间动态单阈值滞后比较器以增强稳健性

本文简要介绍了一种具有0.65%相对不准确度的CMOS温度传感器，该传感器具有占空比调制（DCM）输出。它使用基于BJT的前端生成与绝对温度成正比的电压（VPTAT）和与绝对温度互补的电压（VCTAT），然后将这些电压调制为数字友好的占空比输出。采用具有开尔文连接的动态元件匹配（KC-DEM）来提高VPTAT的精度。为了增强传感器的稳健性，提出了一种具有高能效的连续时间动态单阈值迟滞比较器。该传感器采用标准0.13μm CMOS工艺实现，有效面积为0.086 mm²，在-40°C至125°C范围内实现了±0.54°C（3σ）的不准确度。

A DC–Ka-Band 7-Bit Passive Attenuator With Capacitive-Compensation-Based Bandwidth Extension Technique in 55-nm CMOS

[1] π型和桥T型衰减单元采用有效电容补偿技术 [2] 研究了匹配引起的性能恶化以最小化误差

本文介绍了一种采用55nm CMOS工艺的7位宽带无源衰减器，具有低插入损耗（IL）和高衰减精度。π型和桥T型衰减单元采用了有效的电容补偿技术，其带宽扩展机制在单单元零极点分析中进行了详细阐述。研究了匹配引起的性能恶化，以最小化芯片级的幅度和相位误差。所制备的衰减器具有32.4dB的衰减范围，0.255dB的分辨率，以及从直流到32GHz的3.5-8.4dB插入损耗。测得的均方根（rms）幅度误差和相位误差分别低于0.32dB和5.33°。该衰减器的核心面积为0.054mm²，功耗可忽略不计。

Harmonic-Absorption Frequency Selective Rasorber Based on Non-Resonant FSS and Resistive-Sheet

[1] 提出具有谐波吸收特性的频率选择吸收器(HA-FSR) [2] 非谐振FSS具有谐波抑制(HS)特性

在本文中，我们提出了一种谐波吸收型频率选择吸收器（HA-FSR）。它由具有电感方形环、电容贴片的非谐振频率选择表面（FSS）和基于电阻片的吸收器组成。该非谐振FSS具有谐波抑制（HS）特性，在主通带的三个倍频程内无寄生谐波传输带。我们在HS-FSS的两侧引入电阻片以实现宽带吸收。全波仿真和测量结果均表明，所提出的HA-FSR在X波段具有3 GHz的-3 dB带宽主通带，以及20至30 GHz的-10 dB吸收带。谐波吸收的频率范围覆盖通带的大约两个到三个倍频程。所提出的HA-FSR可应用于电磁（EM）屏蔽和低可观测平台。

Photonic Generation of Multiple Shapes and Sextupled Microwave Signal Based on Polarization Modulator

[1] 首次生成多形状整流波形 [2] 实现无需光学滤波器的频率倍频能力

本文提出了一种用于产生多种形状微波信号的光子技术。此外，对该技术进行了改进，使其具有倍频能力，且不需要光学滤波器。所提出的方法依赖于偏振调制器（PM）、马赫-曾德尔调制器（MZM）和可变光延迟线（VODL），其中PM的传输点由偏振器控制器的静态相位选择，MZM的传输点由直流偏置电压选择。将6 GHz频率的射频信号施加到PM上，以调制光载波信号。频率相关的VODL用于在调制信号的谐波中提供动态相移。首先，利用PM和VODL生成了12 GHz全波整流（FWR）和6 GHz半波整流（HWR）正弦信号。为了生成FWR和HWR，VODL分别引入了-π/2和π的相移。然后，生成了36 GHz频率的六倍频微波信号，该信号经过进一步处理，生成了6 GHz频率的三角形HWR。这是通过借助MZM调制PM的分束功率之一实现的。这种多形状整流波形的生成此前尚未有报道。此外，所提出技术的六倍频能力体现了系统的多功能性。对所考虑的方法进行了理论分析，并得到了仿真结果的支持和实验结果的验证。

A Baseband-Matching-Resistor Noise-Canceling Receiver With a Three-Stage Inverter-Only OpAmp for High In-Band IIP3 and Wide IF Applications

[1] 所有有源电路含低噪声跨导放大器(LNTA)被置于基带 [2] 跨阻抗放大器(TIA)由仅使用反相器的运算放大器(OpAmp)构成

本文提出了一种基带噪声消除接收机架构，以提高带内线性度。该架构的一个关键特点是所有有源电路都位于基带，包括低噪声跨导放大器（LNTA）。工作在基带频率的LNTA允许使用反馈来提高线性度。本文分析了混频器优先接收机中带内线性度和噪声之间存在的权衡关系，并展示了所提出的架构如何打破这种权衡。该接收机以高中频带宽为目标，这通过由仅使用反相器的运算放大器组成的跨阻放大器（TIA）来实现。本文描述了该运算放大器的稳定机制，其单位增益带宽（UGB）为7.6 GHz。该接收机采用22纳米FDSOI CMOS工艺制造。测量结果显示，在175 MHz的中频带宽下，带内IIP3大于9 dBm，在1-6 GHz的本地振荡器（LO）频率范围内，噪声系数（NF）低于5 dB。

2.4-GHz Highly Selective IoT Receiver Front End With Power Optimized LNTA, Frequency Divider, and Baseband Analog FIR Filter

[1] 提出2.4GHz零中频(IF)接收机前端架构，功耗降低2倍且选择性提升>20dB [2] 实现风车25%占空比分频器架构，功耗减半且相位噪声降低≥2dB

随着在拥挤的2.4 GHz工业、科学和医疗（ISM）频段中竞争的设备数量不断增加，高选择性变得越来越重要。此外，低功耗对于物联网（IoT）接收器也非常关键。我们提出了一种2.4 GHz零中频（IF）接收器前端架构，与最先进技术相比，其功耗降低了2倍，选择性提高了>20 dB，同时不影响其他接收器指标。为实现这一目标，对整个接收链进行了优化。低噪声跨导放大器（LNTA）经过优化，以结合低噪声和低功耗。最先进的30 nm以下互补金属氧化物半导体（CMOS）工艺具有几乎同等强度的互补场效应晶体管（FET），这导致了设计权衡的改变。提出了一种风车式25%占空比分频器架构，该架构每相仅使用单个或非门缓冲器，以最小化功耗和相位噪声。与最先进的设计相比，所提出的分频器功耗降低一半，相位噪声降低2 dB或更多。实现了一个模拟有限脉冲响应（FIR）滤波器，以超低功耗提供极高的接收器选择性。该接收器前端采用22 nm全耗尽型绝缘体上硅（FDSOI）技术制造，有源面积为0.5 mm²。它在700 mV电源电压下消耗370 μW。这种低功耗与5.5 dB噪声系数相结合。接收器前端具有-7.5 dBm的输入参考三阶交调点（IIP3）和针对-22 dBm blocker的1 dB增益压缩，两者均在61 dB的最大增益下实现。从三个信道偏移开始，对于蓝牙低功耗（BLE）、BT5.0和IEEE802.15.4，相邻信道抑制（ACR）≥63 dB。

Simplified Harmonic Rejection Mixer Analysis and Design Based on a Filtered Periodic Impulse Model

[1] 基于循环卷积提出HRM通用分析模型 [2] 总HR表示为各滤波级rejection之和(dB)

硬开关混频器具有良好的线性度和噪声特性，但由于方波本地振荡器（LO）信号的谐波成分，其杂散响应问题突出。谐波抑制混频器（HRM）可抑制（部分）此类响应，其可通过组合多相混频和幅度加权来构建。本文简要介绍了一种基于循环卷积的HRM谐波抑制（HR）分析通用模型。我们表明，有效的LO信号可建模为经时间离散滤波器滤波的周期性狄拉克脉冲。对于多级HR系统，该滤波器也由多个级组成，各级系数可通过直观检查简单获得。总HR被证明为各个滤波级抑制量的总和（以dB为单位），这极大简化了HRM的分析与设计。

Spatial-Temporal Hybrid Neural Network With Computing-in-Memory Architecture

[1] 集成多层感知器与基于循环的延迟动态系统，使网络线性可分并处理时空信息 [2] 通过CIM架构降低内存带宽和硬件开销

深度学习（DL）在许多实际应用中取得了前所未有的成功。然而，由于复杂的基于梯度的学习算法需求以及突触权重存储所需的高内存带宽，DL在高效硬件实现方面面临困难，尤其是在当今数据密集型环境中。存内计算（CIM）策略已成为在硅片上实现高能效神经形态应用的替代方案，可减少神经计算所需的资源和能量。在这项工作中，我们利用基于CIM的时空混合神经网络（STHNN）和独特的学习算法。具体而言，我们整合了多层感知器和基于循环的延迟动力系统，使网络在时空域处理信息时具有线性可分性，更好的是，通过CIM架构减少了内存带宽和硬件开销。该原型采用180 nm CMOS工艺制造，由全模拟组件构建，在手写字母字符上的平均片上分类准确率高达86.9%，功耗为33 mW。此外，通过手写数字数据库和射频指纹数据集，基于软件的数值评估分别提供了1.6至9.8倍和1.9至4.4倍的加速，与尖端DL方法相比，其分类准确率没有显著下降。

A 0.5-V Hybrid SRAM Physically Unclonable Function Using Hot Carrier Injection Burn-In for Stability Reinforcement

[1] 采用混合模式操作（EE SRAM和CMOS SRAM模式）以实现高本征稳定性和低功耗 [2] 兼容热载流子注入（HCI）老化稳定，无需额外电路即可将稳定性提升至约100%

本文介绍了一种基于SRAM的物理不可克隆函数（PUF），该函数在增强-增强（EE）SRAM模式和CMOS SRAM模式下采用混合模式操作，以实现高固有稳定性和低功耗。基于混合结构的数据锁存方案允许在低电源电压（VDD）下工作。此外，所提出的混合SRAM PUF与热载流子注入（HCI）老化稳定工艺兼容，无需位单元冗余、可见的氧化物损伤、额外的制造工艺、辅助数据存储或纠错码（ECC）电路，即可将PUF稳定性增强至约100%。该PUF采用130纳米标准CMOS工艺制造，实验结果表明，在0.6 V/25°C的标称条件下，其固有位错误率（BER）为0.29%。工作VDD可降至0.5 V，核心能效为2.07 fJ/位。经过HCI老化后，在0.5至0.7 V的所有VDD和-40°C至120°C的所有温度（VT）角落（每个条件下测试5120位×500次评估）均未发现位错误。通过相当于约21年工作时间的加速老化测试验证了长期可靠性，其中增强型PUF在测试期间即使在0.5 V/120°C的最差VT角落也未出现位错误。所介绍的混合SRAM PUF还通过了所有适用的NIST SP 800-22随机性测试。它具有紧凑的位单元，面积为497 F2。

Linearization of Voltage-Controlled Oscillators Using Floating-Gate Transistors

[1] 采用悬浮栅晶体管实现V-to-I线性化 [2] 环形振荡器VCO线性压频范围被扩展

本文介绍了一种用于压控振荡器（VCO）电压-电流（V-to-I）级的线性化方法。在VCO的输入级采用浮栅晶体管作为一种低开销的V-to-I线性化方法。由此产生的VCO是一种具有扩展线性电压-频率范围的环形振荡器。该环形振荡器VCO（RO-VCO）还被集成到基于VCO的模数转换器（VCO-ADC）中，以展示如何利用该线性化技术来提高系统性能。将线性化RO-VCO的测量结果与当前最先进的设计进行了比较，并将VCO-ADC与标准架构进行了比较。这些电路是在标准的0.35 μm互补金属氧化物半导体（CMOS）工艺中制造的。

Peak-to-Peak Filtering for Discrete-Time Singular Systems

[1] 针对离散时间奇异系统设计了峰值滤波(peak-to-peak filtering) [2] 基于线性矩阵不等式(LMIs)提出了滤波设计条件

本文研究了离散时间奇异系统的峰峰值滤波问题。为设计所需滤波器，需使滤波误差系统具有容许性（正则、因果和稳定），同时保持指定的峰峰值性能水平。通过引入新型李雅普诺夫函数，利用矩阵不等式分析了滤波误差系统的峰峰值性能。然后，基于线性矩阵不等式（LMIs），提出了离散时间奇异系统峰峰值滤波器的重要设计条件。最后，通过一个RC电路验证了结果的有效性。

Bounded Leader-Following Consensus of Heterogeneous Directed Delayed Multi-Agent Systems via Asynchronous Impulsive Control

[1] 提出了能大幅降低通信和控制成本并有效解决功率过大问题的新型控制方案 [2] 通过线性矩阵不等式(linear matrix inequalities)构建了保守性更低的充分条件

本文研究了基于异步脉冲控制的多智能体系统一致性问题。首先，本文所考虑的模型符合实际情况。其次，提出了一种新的控制方案，该方案不仅能大幅降低通信和控制成本，还能有效解决功耗过高的问题。此外，通过线性矩阵不等式构建了充分条件，以获得保守性更低的结果。通过严格的数学证明，还给出了一致性误差界和收敛速度。最后，通过数值仿真验证了理论分析的正确性。

A High-Performance and Low-Cost Montgomery Modular Multiplication Based on Redundant Binary Representation

[1] 冗余二进制表示(RBR)被应用于Montgomery模乘(MMM)以消除长进位链并实现并行计算 [2] 基于RBR的新型MMM算法被提出

本文将冗余二进制表示（RBR）应用于蒙哥马利模乘（MMM）中，以消除长进位链并实现并行计算。提出了一种基于RBR的新型MMM算法。基于该算法，在台积电CMOS工艺中实现了不同规模的高性能、低成本蒙哥马利乘法器。实验结果表明，我们的设计在性能、面积和面积时间积方面较以往研究具有显著优势。值得一提的是，我们的8192位蒙哥马利乘法器（台积电65nm工艺）工作频率为603MHz，等效门数为878.1K，仅需3403ns即可完成MMM运算。

Chaos Generation With Impulse Control: Application to Non-Chaotic Systems and Circuit Design

[1] 非混沌系统通过脉冲控制（impulse control）可生成混沌 [2] 拓扑马蹄（topological horseshoe）存在性通过计算机辅助证明给出

混沌已成功应用于许多领域以提高工程系统的性能，例如通信、振动压实和混合。由于潜在的应用，从原本非混沌的系统中产生混沌是一个相关课题。在这项工作中，脉冲控制被证明可以从非混沌系统中产生混沌。以非混沌陈氏系统为例，我们通过解析和数值方法证明混沌确实被产生。利用李雅普诺夫指数、分岔图、功率谱、庞加莱映射和卡普兰-约克维度分析了脉冲控制产生的混沌特性。此外，我们通过电路实验演示了脉冲控制产生的混沌吸引子。最后但同样重要的一点是，通过严格的计算机辅助证明给出了拓扑马蹄的存在性。

A Double-Pulse Energy Injection Converter With Reduced Switching Frequency for MHz WPT System

[1] 提出基于Class-E逆变器的移相控制策略，使逆变器工作频率远低于谐振频率。 [2] 发射线圈在每个周期内接受两次功率注入，显著增强发射强度。

E类逆变器因其高效率而广泛应用于无线电能传输（WPT）系统。通常，其开关频率应与谐振频率一致。在弱耦合情况下，维持高传输效率需要更高的谐振频率，这会因相应的高开关频率而限制其应用。为解决此问题，本文提出一种基于E类逆变器的移相控制策略，可使逆变器的工作频率远低于谐振频率。此外，发射线圈在每个周期内接受两次功率注入，大大增强了发射强度。同时，所提移相控制策略避免了占空比极低的缺点。因此，它有助于MHz级中等功率WPT系统。然后，通过仿真和实验验证，采用所提逆变器的WPT系统在中等范围内保持高效率，即使在非常弱的耦合系数（k=0.08）下也能实现近50%的传输效率。最后，证明了所提变换器及其控制策略是可行的。

Output Feedback Predefined-Time Bipartite Consensus Control for High-Order Nonlinear Multiagent Systems

[1] 提出基于输出反馈的预定义时间领导者跟随二分一致性控制策略(output-feedback-based predefined-time leader-following bipartite consensus control strategy) [2] 构建具有时变增益的预定义时间补偿器(predefined-time compensator with time-varying gain)

本文研究符号有向拓扑下不确定非线性多智能体系统的预定时间二分一致性控制。所有智能体具有高阶不确定非线性动态特性，满足时变Lipschitz增长条件，且部分状态信息无法测量。针对这种情况，本文提出一种新的基于输出反馈的预定时间领导者跟随二分一致性控制策略。首先，利用每个跟随者的相对输出信息，构造带有时间变化增益的预定时间补偿器。然后，借助该补偿器为每个跟随者设计一种新的类线性输出反馈预定时间分布式控制协议。通过两次巧妙的状态转换，将二分一致性问题转化为非线性系统的镇定问题。利用Lyapunov稳定性定理，严格证明所设计的控制器能够确保所有智能体在预定时间内实现二分一致性。最后，通过两个仿真例子验证了所提理论算法的可行性。

An Impedance Adapting Compensation Scheme for High Current NMOS LDO Design

[1] 提出简单高效的阻抗自适应补偿方案（impedance adapting compensation scheme） [2] 采用负载跟踪技术（load-tracking technique）以抵消负载电流变化影响

本简报提出了一种用于大电流NMOS低压降稳压器（LDO）的简单且高能效的阻抗自适应补偿方案。通过所提出的技术，低频节点阻抗保持高值，而高频阻抗则大幅衰减。因此，可同时实现高增益和良好的瞬态响应。此外，所提出的阻抗自适应无需通常所需的高功耗驱动电路，从而实现了更简化和更节能的设计。另外，应用负载跟踪技术进一步抵消负载电流变化的影响，并有助于在宽负载范围内实现良好的频率和瞬态响应。该芯片采用0.35μm CMOS工艺制造，可将输出电压调节在0.8V至1.8V之间，电流容量为6A，最大压差为114mV。测量结果显示，在400mA至5A的负载跳变下，过冲/下冲电压分别为35.4mV和-32.2mV。负载调整率和线性调整率分别为0.7mV/A和0.12mV/V，在10kHz和1MHz时的电源抑制比分别为-55dB和-30dB。

High-Parallelism Hash-Merge Architecture for Accelerating Join Operation on FPGA

[1] 提出结合hash和sort-merge算法的新型架构用于连接加速 [2] 同时兼容N-to-1和N-to-M连接关系

连接是数据库系统中数据密集型和计算密集型的操作。由于大多数现有的现场可编程门阵列（FPGA）哈希连接加速方案都侧重于N对1的连接关系，它们在N对M连接上的性能会迅速下降。为解决这一缺点，本简报提出了一种结合哈希和排序合并算法的新型连接加速架构。在构建阶段，该架构利用单一哈希函数为两个数据表构建哈希表，并通过根据连接属性构建有序链表来处理哈希冲突。在合并阶段，两个哈希表中映射的桶被一对一合并以找到匹配的元组。该架构具有高度并行性，从而提高了性能。实验结果表明，在FPGA上的设计实现了1.94亿元组/秒的高连接吞吐量，优于已报道的FPGA实现。此外，该架构与N对1和N对M连接关系均完全兼容。

Jamming on Remote Estimation Over Wireless Links Under Faded Uncertainty: A Stackelberg Game Approach

[1] 基于Stackelberg博弈研究了衰落无线信道下的远程估计传输策略 [2] 将无限时域博弈转化为基于数据丢失信息的有限状态Markov博弈

本文研究了在领导者-追随者（斯塔克尔伯格）博弈框架下，无线信道中受衰落现象影响的远程估计传输策略。智能传感器通过随机时变衰落信道向远程估计器发送本地估计值，干扰器在观测到传感器的动作后，通过注入高能噪声来干扰信号传输。为了平衡能量消耗和估计精度，在无限时间 horizon 上构建了两人一般和非合作博弈，并根据数据丢失信息将其进一步转化为有限状态马尔可夫博弈。然后证明了马尔可夫博弈斯塔克尔伯格均衡的存在性，并利用多智能体强化学习算法建立斯塔克尔伯格均衡策略。此外，通过数值例子说明了所提方法的有效性。

Robust Finite-Time Dynamic Average Consensus With Exponential Convergence Rates

[1] 提出了具有固定控制增益和个体权重的鲁棒动态加权平均一致性（RDWAC）算法 [2] 通过构造新型Lyapunov函数提供了有限时间收敛分析

本文简要关注动态加权平均一致性问题，旨在实现网络中所有时变参考信号加权平均值的精确跟踪。首先，我们提出一种鲁棒动态加权平均一致性（RDWAC）算法，该算法采用简单的固定控制增益，并且与近期研究相比，为每个智能体引入了个体权重。此外，通过构造一种新颖的Lyapunov函数，我们提供了理论上的有限时间收敛分析而非渐近分析，结果表明精确的加权平均一致性能够在有限时间区间内指数收敛。另外，给出了所需收敛时间的下界，并明确建立了该下界与初始稳态误差及控制参数之间的关系。最后，通过数值算例验证了所提算法的有效性。

Parameters Measurement of Multiple Exponentially Damped Sinusoids With Sub-Nyquist Sampling

[1] 提出MEDS信号的亚奈奎斯特采样参数估计方案 [2] 实现3K样本下K分量MEDS参数测量

多指数阻尼正弦（MEDS）信号的参数测量对于核磁共振成像和语音分析系统具有重要意义。传统技术需要大量样本和繁重的处理负担来估计参数。在本简报中，我们提出了一种用于MEDS信号的亚奈奎斯特采样和参数估计算法，以解决此问题。所提系统由两个并行采样通道组成，其中一个通道的采样时钟与另一个通道错开。第一个采样通道用于估计复振幅，另一个通道用于解决频率模糊问题并确定阻尼因子和极点频率。该算法能够从最少3K个样本中实现K分量MEDS信号的参数测量，并且也适用于K未知的场景。我们还提出了一个硬件原型来实现所提系统。仿真和实验结果证明了所提算法的有效性和噪声鲁棒性。

Anti-Interpolation: An Attack Facilitator Hiding Adversaries Into Images

[1] 提出了anti-interpolation作为攻击辅助工具 [2] 扩展了攻击框架以实现对抗性攻击

深度学习模型易受对抗样本攻击，这些样本可被篡改以产生错误预测。作为关键的图像预处理技术之一，插值可能会削弱攻击的鲁棒性，甚至使扰动失效，导致恶意图像无法达到攻击目的。本文提出了一种攻击辅助技术——反插值，使得插值不会影响扰动所期望的攻击结果。基于反插值，本文扩展了一个攻击框架来实现对抗攻击，包括目标攻击、非目标攻击和辅助攻击。此外，基于大尺寸图像的插值输出进行梯度推导，可在黑盒攻击场景中推断插值模式。与现有对抗攻击相比，反插值能实现更高的攻击成功率，并且能够攻击具有各种模型修正的防御模型。

DeepPoison: Feature Transfer Based Stealthy Poisoning Attack for DNNs

[1] 生成的投毒样本无法通过防御方法和人工视觉检查区分 [2] 良性测试样本也能实现攻击

深度神经网络容易受到投毒攻击，这种攻击通过带有特定触发器的故意污染训练数据来实现。由于现有案例主要关注基于补丁样本的攻击成功率，防御算法可以轻松检测到这些投毒样本。我们提出了DeepPoison，这是一种由一个生成器和两个判别器组成的新型对抗网络，旨在解决这个问题。具体来说，生成器自动提取目标类别的隐藏特征，并将其嵌入到良性训练样本中。一个判别器控制投毒扰动的比例。另一个判别器作为目标模型来验证投毒效果。DeepPoison的新颖之处在于，生成的投毒训练样本无论是通过防御方法还是人工视觉检查都无法与良性样本区分开，甚至良性测试样本也能实现攻击。大量实验表明，在公开可用的数据集LFW和CASIA上，DeepPoison仅使用7%的投毒样本就能达到最先进的攻击成功率，高达91.74%。此外，我们还在自动解码器防御和DBSCAN聚类检测等高性能防御算法上进行了实验，证明了DeepPoison的抗干扰能力。

Two-Probe Waveguide Orthomode Transducer With Twofold Rotational Symmetry

[1] 提出具有双重旋转对称的公共波导横截面以减轻双探针OMT几何的典型缺点 [2] 该解决方案可直接用于探测区域以减少交叉极化场分量或探针间耦合

提出了一种新型（专利申请中）波导正交模转换器（OMT）设计。建议使用具有二重旋转对称性的通用波导横截面，以减轻双探针OMT几何结构的典型缺点。特别是，在由两个耦合探针方向定义的参考系中，通过引入具有倾斜轴的二重旋转对称横截面设计，可以减少交叉极化电场分量。有趣的是，还证明该解决方案可直接用于探测区域，以减少交叉极化场分量或减少探针间耦合。所需非对称部分的纵横比接近1，当在多频馈源系统中用作正交模结（OMJ）时，该设计对其他信号的影响有限。在K波段（17.7-20.2 GHz）对两种设计进行了优化，一种具有双线性工作模式，另一种具有双圆工作模式。仿真数据和测量数据之间具有良好的一致性，验证了该概念。该解决方案对未来宽带通信卫星上多频馈源系统的设计具有重要意义。

Single-Ended-to-Balanced Broadband/Filtering Planar Magic-Ts With High Common-Mode Suppression

[1] 提出基于微带/槽线转换和T型结的单端转平衡(SETB)宽带魔T [2] 通过引入微带负载枝节谐振器(SLR)实现SETB滤波魔T

本文提出了一种基于微带线/槽线过渡和微带线/槽线T型结的单端转平衡（SETB）宽带魔T。为了实现小型化和低互连损耗，通过在两个输出端口引入一对微带线枝节加载谐振器（SLR），还实现了具有陡峭选择性的SETB滤波魔T。对于第一种设计，在每个输出端口采用集成圆形槽线枝节的U型微带馈线，使得差模（DM）响应独立于共模（CM）响应。因此，设计流程得到显著简化。同时，基于微带线/槽线T型结，可分别实现同相和反相两路等功率分配网络。对于第二种设计，在第一种设计的基础上引入SLR，产生具有两个传输零点（TZ）的差模通带。通过采用特征模分析法，发现可以通过改变SLR的尺寸来控制中心频率和分数带宽（FBW）。据作者所知，具有宽带或滤波性能的SETB魔T可能是首次报道。为验证设计的可行性，制作并测量了所提出魔T的两个原型电路。仿真结果与测量结果吻合良好。在这两种设计中，可同时实现同相和反相功率分配、宽带或频率选择性、输出端口间隔离以及共模抑制功能。

Scalable Planar Active Array Antenna Integrated With Distributed Amplifying Transistors for High-Power Applications

[1] 被提出可通过共存有源器件实现放大辐射的可扩展平面二维有源阵列天线配置 [2] 被消除放大器电路中通常所需的匹配网络

本文提出、研究并展示了一种可扩展的平面二维有源阵列天线配置，该配置能够通过共存的有源器件实现放大辐射。这些放大有源器件的输入和输出分别直接与馈电网络和阵列单元集成，从而消除了放大器电路中通常所需的匹配网络。本文首先综合分析了采用不同馈电技术的矩形贴片天线（RPA）性能，并论证了选择非辐射边馈RPA作为阵列单元的合理性，这不仅能实现最大辐射效率，还有助于直接集成有源器件。随后，设计了这些阵列单元的物理排列以降低交叉极化。接着，通过对有源器件的深入分析、优化过程、潜在激励信号控制以及故障晶体管的影响，讨论了工作在5.8 GHz的4×2有源阵列天线单元的设计。仿真结果表明，与无源阵列相比，该有源阵列方案实现了更高的匹配带宽，并展现出约13.6 dB的放大器增益。最后，通过等功率混合馈电网络集成这些单元，实现了8×8有源阵列天线配置，并进行了 fabrication 和测量。实验原型的测量结果与仿真结果吻合良好，证实了所提出的集成技术。由此产生的并行配置有望高效处理更大功率，使其适用于高功率应用。

Unified Analytical Synthesis of Cascaded n-Tuplets Filters Including Nonresonant Nodes

[1] 提出含RN和NRN的级联n-tuplet低通原型滤波器分析方法 [2] 提供从提取极点到交叉耦合拓扑的新型滤波器变换

本文提出了一种用于合成由级联{n}-元组构成的低通原型滤波器的分析方法，其中包括谐振节点（RN）和非谐振节点（NRN）。该方法扩展了先前发表的解决方案的特性，这些解决方案仅限于RN，或者允许包含NRN但采用刚性配置。该方法从提取极点综合开始，任意定义传输零点（TZ）。然后，通过分组节点块应用滤波器拓扑变换以获得所需拓扑，每个{n}-元组由指定的TZ表征。该过程克服了文献中当前可用的特定技术。此外，本文提出的新型滤波器变换（从提取极点到交叉耦合拓扑）为滤波器综合提供了额外的自由度，滤波器设计人员可以进一步利用这一自由度。文中给出了几个例子来验证这种新型综合方法。

Single-Shot Frequency-Diverse Near-Field Imaging Using High-Scanning-Rate Leaky-Wave Antenna

[1] 提出高扫描速率漏波天线(LWA)，可提供更多独立测量 [2] 利用压缩感知和小波变换，仅需21次频率测量

提出了一种基于高扫描速率漏波天线（LWA）的频率分集成像系统，该系统可在窄带宽内实现图像重建。提供了分析、仿真和实验结果来表征和演示该系统的性能。该方法的核心依赖于高扫描速率LWA，在本研究中，我们提出了一种原型设计，可在500 MHz内扫描70°（对应于10至10.5 GHz频段内140°/GHz的扫描速率），与传统方法相比，为系统提供了更多的独立测量值。此外，利用小波变换压缩感知将整个频段所需的频率测量次数减少到仅21次。结果表明，所提出的系统在10–10.5 GHz频段内仅用500 MHz带宽的21次测量，就能以3 mm的误差（约为10 GHz时波长的1/10）重建散射体的宽度和厚度。当两个物体的边缘间距大于5 mm时，该系统还能够估计它们之间的距离。

Optimization Algorithms for Dynamic Tuning of Wide Bandgap Semiconductor Device Models

[1] 寄生元件频率依赖性通过动态调谐集总元件模型被一阶考虑 [2] 动态调谐被成功应用于不精确匹配数据手册的器件模型

电路和器件寄生参数对宽禁带半导体的开关电压和电流波形有着显著影响。这些寄生元件的变化极大地阻碍了开发能够准确预测器件瞬态性能的宽禁带半导体仿真模型。作为一种解决方案，动态调谐的概念在基于宽禁带半导体的电力电子建模与仿真中变得越来越普遍。本文将动态调谐应用于同一100 V氮化镓（GaN）器件的两种不同行为模型。尽管这些模型针对同一器件，但它们对该器件实测静态特性的预测能力存在差异。不同的静态特性也导致它们的瞬态预测能力出现显著差异。通过动态调谐，两种模型的实测与仿真瞬态特性之间的误差均得到改善。因此，本文展示了两个重要结果。首先，电路中寄生元件的频率依赖性可以通过动态调谐寄生参数的集总元件模型在一阶近似下得到解释。其次，即使对于与数据手册不完全匹配的器件模型，动态调谐也能成功地（尽管效果稍差）用于准确预测瞬态行为。

High Gain Interleaved Stacked Boost Converter

[1] 所有级输出电容被堆叠以分担负载电压 [2] 电容器在级间被抽头以降低电压应力

提出了一种用于宽电压转换应用的两级升压转换器，其中所有级的输出电容器可以堆叠在一起以分担负载电压。在第一级和第二级之间抽头连接电容器，以降低电容器上的电压应力。利用交错PWM技术来减少电容器和负载输出端的电压纹波，峰峰值纹波降低了25%。该转换器在降压和升压两种工作模式下均可实现双向高电压转换比。通过一个100W、效率94.8%、输入15V、输出240V的升压转换器，展示了该转换器拓扑结构的1:16转换比。

A High Conversion Ratio Quasi-Resonant Flying Capacitor DC-DC Converter

[1] 飞跨电容能量被充分利用以减小尺寸 [2] 飞跨电容电压不连续以最小化开关损耗

提出了一种新型单级宽范围DC-DC转换器拓扑，非常适合新兴的高降压低功率应用。与其他基于飞跨电容的解决方案相比，该拓扑充分利用了飞跨电容中存储的能量，从而最小化了其尺寸。根据负载值，转换器可以工作在电感电流连续或不连续导电模式，同时提供软开关。这些优势是通过飞跨电容两端的不连续电压实现的。飞跨电容从零充电至全输入电压。因此，在高降压低电流应用中占总损耗最大比例的开关损耗被最小化。通过基于硅的实验原型验证了这种单级转换器的有效性，该原型在输出端提供高达6.5 A的电流，并以各种转换比工作。在48V-5V、48V-3.3V、48V-1V和24V-1V的工作条件下，该拓扑的峰值效率分别达到92%、90%、84%和88%。在目标低功率范围内，据我们所知，所提出拓扑的效率可与公认最高效的单级GaN基解决方案[1]相媲美，且不会增加转换器的总体积。

Monolithic Integration of a 5-MHz GaN Half-Bridge in a 200-V GaN-on-SOI Process: Programmable dv/dt Control and Floating High-Voltage Level-Shifter

[1] 提出了具有摆率控制的二进制加权数字控制分段栅极驱动器(segmented gate-driver) [2] 实现了带毛刺预防的高压浮动电平转换器(level-shifter)

本文介绍了单片GaN半桥解决方案的关键组成部分：1) 一种二进制加权数字控制分段栅极驱动器，提供压摆率控制；2) 一种具有 glitch 防护功能的高压浮置电平转换器；3) 一种集成固定强度栅极驱动器的单片半桥。它们共同促进了片上有源栅极驱动，提高了GaN功率IC的可靠性。这些模块采用imec的200 V GaN-on-SOI工艺在单独的芯片上制造。使用分段栅极驱动器在室温下实现了68 V/ns至112 V/ns的可控dvDS/dt。实验结果表明，半桥在200 V和5 MHz下实现了无振荡的vDS开关。

Flexible-Printed-Circuits Based Magnetizing Coil for a High-Frequency and Large-Amplitude Magnetic-Field Generator

[1] 提出具备高频大振幅能力的磁场发生器 [2] 设计用于串联谐振的FPC螺线管结构

本文提出了一种具有高频大振幅能力的磁场发生器，用于磁性材料评估。在这种条件下，只需小面积和短时间即可评估磁性材料。所提出的磁场发生器由高频全桥逆变器和本文提出的特殊结构螺线管组成。本文提出的螺线管具有适合使用柔性印刷电路（FPC）进行串联谐振的结构。所提出的螺线管中的谐振电容器螺旋排列在用于螺线管的FPC的外圆周上。基于所提出的结构制造了一个60匝的螺线管原型，并使用工作在4 MHz的全桥逆变器进行了测试。该原型能够产生47 A的大高频电流，足以产生350 kA/m（0.44 T）的磁场。结果表明，所提出的螺线管结构具有良好的高频大振幅磁场产生能力。

Dynamic Performance Improvement of Model-Based Capacitor Voltage Control for Single-Phase STATCOM with Reduced Capacitance

[1] 提出通过接受剧烈波动电容电压大幅降低电容的概念 [2] 所提控制可避免电流参考阶跃变化后的过冲

本文提出了一种改进的基于模型的单相STATCOM电容电压控制方法。基于级联H桥多电平变流器（CHB-MC）的STATCOM由多个串联的单相STATCOM组成，因此实现恒定直流电压所需的电容值相对较高。已有研究提出通过接受强烈波动的电容电压来大幅减小电容的概念。对于该概念，保持电容电压峰值至关重要，且在暂态变化过程中可能会出现过冲。本文讨论了减小电容后STATCOM的暂态特性，并阐述了所提控制方法的基本原理。实验结果证实，所提控制方法能够避免电流参考值阶跃变化后的过冲。

RFIC Plenary Speaker 1: Transceiver Roadmap for 2035 and Beyond

[1] 为限制分立RF组件数量，收发器线性度被确定为关键 [2] 未来十五年需重新思考基本电路和系统以实现高集成线性收发器

仅提供摘要形式如下。完整演示文稿未作为会议论文集的一部分公开供出版。在过去几十年中，无线通信取得了巨大的发展。在大量研发工作的推动下，采用CMOS技术集成收发器使得低成本大规模生产成为可能。对于许多应用，如蓝牙，现在单芯片CMOS收发器就可以完成工作。另一方面，对于像现代智能手机中的复杂收发器，仍然需要添加更多的分立射频元件，如滤波器、开关和双工器，以保护收发器免受通常由设备本身产生的强干扰。为了满足未来的带宽需求，频段数量将进一步增加，调制方案将变得更加复杂，将使用更多的天线，载波聚合将成为常态。为了限制分立射频元件的数量，收发器的线性度是关键。由于未来的收发器也需要更多的计算能力，因此也需要更新的CMOS技术。CMOS技术的发展将有利于快速开关数字电路，但不利于传统的模拟功能，如放大器。在未来十五年内，需要重新思考基本电路和系统，以便在专为数字电路设计的技术中制造高度集成的线性收发器。

High efficiency, low power IC step-down controller for ultra-low power applications

[1] 提出了最大化效率的新型控制架构原理 [2] 实现了频率相关的极低偏置电流（tens of nA）

如今，智能技术的发展导致对高效电源管理系统的需求日益增长，特别是在低功耗和可穿戴应用中。在这类架构中，为了最小化功耗并实现更高的效率，用于电源管理的开关稳压器几乎是必不可少的。在处理超低功耗应用（平均负载电流为数百微安）时，损耗的主要来源是控制系统本身，因此主要挑战是最小化整个控制系统的稳定电流消耗并使其适应负载条件。本文提出了一种新型的最大化效率的控制架构原理，并详细描述了整个系统及其子部分。其主要特点是极低的偏置电流（数十纳安），工作功耗与频率相关；虽然高端开关导通时间几乎保持恒定，但系统频率会根据负载要求进行调整，从而使控制器的消耗与负载需求成正比。

Hybrid planar Litz coil optimization for phone wireless power transfer

[1] 提出适用于厚度受限便携设备的创新接收线圈结构 [2] 对窄剖面平面Litz结构进行了优化

本文提出了一种适用于有厚度限制的便携式设备的创新无线充电接收线圈结构。利兹线是实现高效无线电能传输线圈的最佳解决方案，但无法应用于薄型结构中。本文将介绍并优化窄轮廓的平面利兹结构。在对准和错位条件下，通过无线电能传输系统的测量对线圈性能进行了测试。

Detailed Circuit Modelling of phone charging wireless power transfer

[1] 提出了基于仿真软件的无线电能传输电路建模方法 [2] 可提取线圈特定位置的等效电路以精确估计损耗

本文提出了一种基于创新仿真软件的无线电能传输电路建模方法。该方法的主要特点是针对给定的线圈位置提取等效电路，以精确估算损耗。建模的一个重要特征是估算损耗类型（传导损耗、涡流损耗和磁芯损耗）及其位置（发射/接收绕组或发射/接收磁芯）。所有功率损耗将表示为由软件生成的电路模型中存在的电阻器所耗散的功率。通过将损耗预测与10 W无线电能传输系统在线圈对准和错位条件下的测量结果进行比较，对该建模方法进行了测试。

Integrated On-line EIS Measurement Scheme Utilizing Flying Capacitor Equalizer for Series Battery String

[1] 提出可集成于开关矩阵飞电容均衡器的在线EIS方案 [2] 实现测量电路与串联均衡器的无缝集成

在电动汽车和电池储能系统中，数百个电池单体串联连接以满足电压要求。由于电池退化可通过电池阻抗的变化来评估，因此需要对单个电池单体进行在线阻抗谱测量。传统方法需要额外的电路，增加了系统成本，而本文提出了一种在线电化学阻抗谱（EIS）方案，可轻松集成到开关矩阵飞跨电容均衡器中。实时仿真表明，通过无缝集成到串联均衡器中的测量电路，电池单体阻抗的测量误差可控制在5%以内。

A Four-Way Nested Digital Doherty Power Amplifier for Low-Power Applications

[1] 嵌套数字Doherty功率放大器(PA)在深度功率回退(PBO)下实现高效率 [2] 差分四向数字Doherty PA(D4DPA)通过组件整合实现紧凑匹配网络

本文展示了嵌套式数字Doherty功率放大器（PA）在低功率应用中实现深度功率回退（PBO）高效率的优势。作为概念验证，采用通用65纳米CMOS工艺实现了一款差分四通道数字Doherty功率放大器（D4DPA），该放大器理想情况下通过9 dB功率回退实现效率提升。该功率放大器通过组件整合采用紧凑的输入和输出匹配网络，在4.75 GHz频率下，实现了48%的峰值漏极效率（DE）和31%的系统效率（SE），输出功率（P out）为7.3 dBm，增益为14 dB。在5.25 GHz频率下，0 dB和12.8 dB功率回退时的漏极效率分别为42%和20%，与归一化B类功率放大器相比，效率提升了2.2倍。最后，对该功率放大器进行的射频调制测量表明，在5.25 GHz频率下，对于1 MSym/s的16 QAM射频波形，其漏极效率为34%，均方根误差向量幅度（EVM rms）为-20.5 dB。

Supercapacitor assisted surge absorber (SCASA) technique: selection of magnetic components based on permeance

[1] 提供了耦合电感磁芯选择的关键细节 [2] 对SCASA技术与传统浪涌保护器进行了简要比较

超级电容器有助于构建长时常数电阻-电容电路。这一特性使其能够承受高压瞬态浪涌，并在电路的电阻元件中耗散瞬态能量，且不会超过超级电容器的直流电压额定值，该额定值通常在2.5至4伏之间。SCASA是一项专利技术，在过去五年内已实现商业化。尽管该电路拓扑结构简单，但其实成功实施很大程度上取决于所用耦合电感磁芯的选择。本文提供了所需磁性元件磁芯选择过程的关键细节，并将SCASA技术与不含超级电容器的传统浪涌保护器进行了简要比较。

A Novel Decentralized PWM Interleaving Technique for Ripple Minimization in Series-stacked DC-DC Converters

[1] 提出基于本地电流测量的分散式交错控制（DIC）策略 [2] 实现无通信PWM交错且不受时钟漂移影响

级联DC-DC转换器常用于将分布式能源或负载连接到高压等级以进行功率传输的应用中。在这类系统中，通过一种称为交错的方法，对转换器之间的脉宽调制（PWM）脉冲进行适当的相移，有利于最小化总线电流和电压的纹波。现有方法要么使用集中式控制器，要么在堆叠的转换器之间使用单独的通信线路来控制它们的相对PWM开关转换。主要缺点是这些方法需要大量布线，中央控制器成为单点故障源，并且在大量单元上实施不切实际。在本文中，我们介绍了一种分散式交错控制（DIC）策略，该策略作用于每个转换器的本地电流测量，并实现了串联堆叠转换器之间无需通信的PWM交错。所提出的控制器结构简单，并且无论数字信号处理器之间的时钟漂移如何，都能渐近收敛到交错状态。针对五个串联转换器组成的系统提供了实验结果，与正常运行相比，电流纹波减少了10倍。

Energy-Efficient Full-Swing Logic Circuits With Unipolar TFTs on Flexible Substrates

[1] 仅使用n型a-Si:H TFTs实现了类CMOS逻辑门 [2] 解码器静态漏电流减少85%且布局面积缩小20%

薄膜晶体管（TFT）技术通常仅具有n型导电性，因此，实现类CMOS逻辑门成为一项挑战。在这类技术中实现逻辑门的传统方法会导致摆幅受限和过大的直流通路电流。在本文中，我们提出了能缓解这些问题的逻辑门。作为概念验证，我们在柔性塑料基板上制造了一个三八译码器和一列仅采用n型非晶硅（a-Si:H）TFT的像素电路。仿真和测量结果表明，该译码器保持了单位级间增益，同时其静态泄漏电流与传统实现相比降低了85%。与先前的实现相比，布局面积减少了20%。此外，施加机械应变下的电路性能也与理论一致。

A New Y- IGCT-based DC Circuit Breaker for NASA N3-X Spacecraft

[1] 提出了适用于NASA N3-X飞机的新型Y-DCCB [2] 解决了MOV配置、IGCT串并联保护等挑战

基于集成门极换流晶闸管（IGCT）的固态直流断路器（DCCB）是DCCB的主要类型之一，具有响应速度快和功率损耗低的特点。然而，这种DCCB技术需要有效的金属氧化物压敏电阻（MOV）。此外，对于大功率应用，IGCT必须进行并联和串联连接。针对此类应用，需要用于串联IGCT的均压装置以及用于并联IGCT的电流保护装置。本文通过提出一种新型Y-DCCB来解决所有上述挑战，该Y-DCCB具有高可靠性、低成本和高效率，适用于NASA N3-X飞机。

Cooling Design of Integrated Motor Drives Using Analytical Thermal Model, Finite Element Analysis, and Computational Fluid Dynamics

[1] PCB三维模型通过解析热模型被简化 [2] 冷却系统设计方法结合了分析热模型、FEA和CFD

有效的冷却系统设计是集成电机驱动（IMD）面临的最大挑战之一，其中电力电子器件和电机紧密共封装。为实现无缝集成而减小电力电子器件尺寸会增加系统的热阻抗，导致散热效率低下。本文提出了一种基于碳化硅（SiC）的IMD冷却系统设计方法，该方法结合了解析热模型、有限元分析（FEA）和计算流体动力学（CFD）。已开发出一种搭载D2Pak SiC MOSFET的4层印刷电路板（PCB）的解析热模型。基于从该解析热模型中提取的信息，可以大幅简化FEA仿真中使用的PCB 3D模型，减少所需的有限元数量，并实现更快的收敛。所开发的简化FEA模型已用于估算不同逆变器损耗下所需的PCB到环境的传热系数。最后，通过CFD仿真估算了实现所需传热系数所需的进气流量。IMD电力电子器件温度的实验测量证明了这种冷却设计的有效性。

Matrix ZVS Resonant Inverter for Domestic Induction Heating Applications Featuring a Front-End PFC Stage

[1] 提出矩阵零电压开关(ZVS)谐振逆变器与前端PFC级结合 [2] 实现减少功率器件的高性能且具成本效益的方案

感应加热柔性烹饪面改善了最终用户体验，因为该技术具有灵活性、加热快、清洁和安全等优势。然而，由于电磁兼容性（EMC）、功率密度、效率、控制复杂性、成本以及不同的电源连接，这种灶台的设计要求更具挑战性。为了克服这些问题，先前的研究中已经提出使用功率因数校正（PFC）整流器。本文提出将矩阵零电压开关（ZVS）谐振逆变器与前端PFC级一起使用，以减少功率器件数量，实现高性能且经济高效的方案。通过一个11千瓦4输出家用感应加热实验原型，证明了该方案的可行性。

High-Resolution Design Optimization for IPT Including Stray Field and Coupling Coefficient

[1] 提出结合FEM和前馈神经网络的IPT系统设计优化方法 [2] 相同计算时间内输出更多设计点

感应电能传输（IPT）的传统优化方法依靠有限元法（FEM）仿真来提取电感、耦合系数和杂散磁场等参数。这些仿真通常耗时，因此无法实现全面优化。本文提出了一种结合FEM仿真和前馈神经网络的IPT系统设计优化新方法。在相同的计算时间内，所提方法能够输出比传统方法多得多的设计点。因此，用户可以从分辨率更高的图表中选择优化的设计点。本文介绍了所提出的设计优化方法，并将其优势和权衡与传统方法进行了比较。此外，还构建了采用所提方法设计的原型，并展示了实验结果，以验证优化方案的电感、耦合系数和杂散磁场预测值与FEM仿真及测量结果的一致性。

CLLLC Dual Active Bridge with Novel Insulation Approach for SST Applications

[1] 提出新绝缘方法以满足中压隔离要求 [2] 设计相移控制CL’L’LC谐振双有源桥拓扑

本文提出了一种新的绝缘方法，以满足固态变压器（SST）或电力电子变压器（PET）中DC-DC转换器模块的中压（MV）隔离要求。该方法简化了中压变压器的制造和冷却要求。这种隔离策略使变压器具有相对较高的漏感和较低的励磁电感。提出了一种移相控制的CL'L'LC谐振双有源桥作为理想拓扑结构，以有效利用变压器并满足控制需求。所设计的转换器在所有负载条件下，甚至在空载时，都能保持零电压开关。移相调制实现了从正向功率到反向功率的平滑过渡，反之亦然。制作了一个80 kW、800 V至800 V、50 kHz的转换器原型。中压变压器设计为具有超过90 mm的爬电距离和50 mm的电气间隙，以及12 kV的介电耐受能力。文中给出了中压变压器的详细制造细节。空载和满载时的稳态波形验证了所有器件在整个负载范围内的零电压开关。为了证明控制的简便性，给出了功率从80 kW阶跃变化到-80 kW的硬件结果。额定功率下的实测效率为98.63%，在60%负载时测得的峰值效率为98.85%。

Composite Hybrid Energy Storage System utilizing Capacitive Coupling for Hybrid and Electric Vehicles

[1] 提出结合能量型和功率型电池组的创新架构，通过超级电容器和低功率DC-DC转换器实现电容耦合与能量平衡 [2] 开发用于优化插电式混合动力和纯电动汽车复合系统设计的尺寸算法

提出了一种创新架构，该架构通过提供电容耦合的超级电容器和提供能量平衡的低功率DC-DC转换器，将高能量密度和高功率密度电池组相结合。开发了一种尺寸算法，以优化插电式混合动力汽车和纯电动汽车（PHEV和BEV）此类系统的设计。所提出的复合架构通过充分利用高能量密度和高功率密度电池化学物质的能力，延长了车辆续航里程和电池寿命。高功率密度电池通过小型超级电容器模块与高能量密度电池耦合，该模块自然地在两个电池组之间分配系统电流，无需额外的接触器或全功率处理DC-DC转换器。所提出的算法为设计复合架构提供了工具，以在理想和实际场景的给定条件下实现最大重量减轻。基于采用US06驾驶循环、续航里程为68英里的PHEV提供了一个设计示例。与采用传统单一化学电池系统的类似设计相比，该设计实现了42%的重量减轻。使用25 Ah NMC和2.9 Ah LTO电池单体以及30 F超级电容器的1.5 kW、0.2 kWh小规模原型的实验结果，验证了系统电流在高能量密度和高功率密度电池组之间的自然分配。

Experimental and Usability Evaluation of Wireless Power Devices Based on the AirFuel Alliance Magnetic Resonance Standard

[1] 评估了基于AFA的消费电子无线电力设备 [2] 测试了PTU上功率接收器的标称功率区域和3D充电空间

在消费类磁场无线电力传输领域，现有的两大标准是由AirFuel联盟（AFA）开发的AirFuel联盟磁共振标准和由无线充电联盟开发的Qi感应标准。本研究对各种基于AFA的消费电子无线电力设备进行了评估。所进行的测试包括确定电力接收器单元在电力发射器单元（PTU）上的额定功率区域和3D充电空间，DC-DC效率测试，有无金属异物情况下的发射器和接收器单元温度测试，以及漏磁通密度测试。

Design of a High-Density Integrated Power Electronics Building Block (iPEBB) Based on 1.7 kV SiC MOSFETs on a Common Substrate

[1] 提出了用于高密度系统的集成电力电子积木(iPEBB)设计 [2] 评估了最先进的有机直接键合铜(ODBC)基板

本文介绍了一种用于高密度系统的集成电力电子积木（iPEBB）的设计。该设计首先探索了作为iPEBB基础的最先进基板。由于采用集成设计，基板在热、电和机械性能方面起着至关重要的作用，并影响iPEBB的重量和可靠性。本研究对最先进的有机直接键合铜（ODBC）基板进行了评估。通过多域仿真设计集成SiC桥，以实现3.5 nH的功率回路电感、175°C的最高温度和16 kg的重量。制作并测试了半桥模块原型，以深入了解基板功能，并有助于完善iPEBB概念。

Light Load Efficiency Improvement for CRM-Based Soft-Switching Three-Phase Inverter

[1] 提出用于提高轻载效率的相切除控制（phase shedding control） [2] 对第二通道两相实施相切除以消除环流

本文提出一种相切除控制方法，旨在基于临界导电模式（CRM）软开关技术提高双通道并联三相逆变器的轻载效率。采用该软开关方法时，逆变器在轻载条件下的开关频率显著提高，导致开关损耗较大。为降低损耗，对第二通道进行相切除，使第一通道处理更多功率并降低开关频率。相切除仅应用于第二通道中工作在高频的两相，以消除并联逆变器结构中共享零序电压在两通道间引起的不期望循环电流。所提控制方法可大幅降低轻载时的开关损耗并提高效率。本文讨论了采用所提控制的并联三相逆变器的工作原理及循环电流分析。基于25kW SiC的实验室原型实验结果表明，在不同轻载条件下效率提高了0.5%至2.4%。

Enhanced Gate Driver Design for SiC-Based Generator Rectifier Unit for Airborne Applications

[1] 采用控制高场强区域峰值电场的设计方法 [2] 实现用于短路、过流保护及相电流重构的高带宽Rogowski开关电流传感器(RSCS)

与传统硅（Si）IGBT相比，碳化硅（SiC）MOSFET具有更高的击穿电压、更快的开关频率、更低的导通电阻和更小的尺寸，已成为在航空应用中实现高功率密度和效率的理想解决方案。然而，向更高电压的转变及其更紧凑的封装对绝缘设计提出了挑战。特别是飞机的低压工作环境会降低气体的介电强度，从而增加局部放电的风险。因此，本文提出了一种用于变频航空应用的碳化硅基发电机整流单元（GRU）栅极驱动器的综合设计。采用一种控制高场强区域峰值电场的设计方法，确保空气和PCB电介质中的场强保持在可接受范围内。为增强栅极驱动器性能，实现了用于短路（SC）和过流（OC）保护以及相电流重构的高带宽罗氏开关电流传感器（RSCS）。实验结果表明，栅极驱动器的性能成功满足了所有设计目标。

Effect of Mechanical Stress Induced by PCB-Embedding Fabrication on Ferrite Magnetics

[1] 研究了嵌入应力对高频下电感参数的影响 [2] 对不同应力水平的PCB嵌入式电感/变压器进行了实验测量与比较

如今，高功率密度在电力电子系统设计中变得越来越重要。由于具有薄型化、低成本以及可大规模可靠生产的特点，将磁性元件嵌入印刷电路板（PCB）引起了学术界和工业界的浓厚兴趣。铁氧体材料因其低磁芯损耗密度而被广泛应用于低功率应用中；然而，在嵌入过程中受到机械应力时，它们的磁导率会显著下降。结果，相对磁导率、磁芯电阻率和自谐振频率等特性会相应变化，这很容易导致设计目标无法实现。本文进行了一项实验调查。对在不同应力水平下制造的带有多个PCB嵌入式电感器或变压器的几块电路板进行了测量和比较。将频率相关的集总电路模型应用于电感器，据此阐述了嵌入应力如何在高频范围内影响电感器参数。

Design and Hardware Implementation of the Peak Current Mode Switching Cycle Control for Voltage Balancing of Modular Multilevel Converters

[1] 利用桥臂直通状态实现每个开关周期电容充放电 [2] 通过控制桥臂电感电流峰值间接确定直通状态持续时间

单元电容器的电压平衡控制和储能减少是模块化多电平换流器（MMCs）发展中的关键问题之一。本文提出了一种用于MMCs电容器电压平衡控制的峰值电流模式开关周期控制（PCM-SCC）。所提方法利用传统控制方法中很少使用的一相桥臂直通状态，在每个开关周期内对单元电容器进行一次充放电。通过控制桥臂电感电流的峰值间接确定每个开关周期内直通状态的持续时间。每个单元电容器电压的平均值通过闭环形式调节在给定的电压参考水平。采用所提控制方法后，单元电容器上的工频电压纹波显著减小。因此，对单元电容的要求明显降低，以实现高功率密度和低成本。仿真和实验结果验证了所提电容器电压平衡控制方法的有效性和性能。

A High Efficiency High Density DC/DC Converter for Battery Charger Applications

[1] 提出含3P CLLC和四相交错Buck的两级DC/DC转换器 [2] 采用基于PCB绕组的集成磁件（变压器和电感）

人们越来越关注基于固态变压器（SST）的充电站，该充电站需要高效率、高功率密度的DC/DC级。该框架将为所有电动汽车（EV）提供通用充电，无论其电池电压是400 V还是800 V。本文提出了一种由三相（3P）CLLC转换器和四相交错Buck转换器组成的两级DC/DC转换器，以实现200 V至800 V的宽输出电压范围，并具备双向能量传输能力。采用SiC器件，三相变压器采用基于PCB绕组的六腿集成变压器，负耦合电感采用基于PCB绕组的EI磁芯。文中详细介绍了集成磁件的设计过程。构建了一个12.5 kW的原型机，效率超过97.7%，功率密度为100 W/in³，以验证所提结构的可行性。

Optimization of Electric-Field Grading Plates in a PCB-Integrated Bus Bar for a High-Density 10 kV SiC MOSFET Power Module

[1] 有限元法驱动的自动数值优化技术被用于设计场梯度结构 [2] 设计周期从数周缩短至数天，PDIV提高30%

采用有限元法（FEM）驱动的自动化数值优化技术，设计用于10 kV无键合线碳化硅（SiC）MOSFET功率模块的PCB集成汇流排中的场梯度结构。由于功率模块的超高密度以及高压功率端子的近距离布置，PCB嵌入式场梯度结构用于控制高强度电场并减少场拥挤。设计并制造了两块PCB，一块采用传统的手动设计方法，即单独扫描设计参数并以图形方式评估其影响，另一块则采用所提出的优化技术。采用所提出技术开发的PCB实现了30%的局部放电起始电压（PDIV）提升，并将设计周期从几周缩短至几天。问题公式和成本函数具有可扩展性，可广泛应用于其他高压、高密度系统的设计。

Analysis of Alternative Baseplate-to-Heatsink Grounding Schemes in 10 kV SiC MOSFET Modules with Series-Connected Devices

[1] 分析了Wolfspeed 10 kV XHV-9 SiC MOSFET半桥功率模块的底板-散热器电气连接方案 [2] 研究了两种带假设内部缺陷的底板连接方案的封装电场应力

本文针对Wolfspeed 10 kV XHV-9 SiC MOSFET半桥功率模块的底板至散热器电气连接方案进行了分析，该模块采用串联配置，用作等效的“20 kV开关”。尽管模块中两个器件的击穿电压额定值共同可支持高达20 kV的直流输入电压，但为了降低封装电场应力，模块内部的电场仍需进一步考虑。如果底板连接不当，由于SiC MOSFET的高dv/dt开关速度（>50 V/ns），模块基板可能会承受峰峰值高达直流母线电压的双极性PWM电压，并伴有快速极性反转。利用有限元分析对两种底板连接方案下的模块封装进行了研究，并假设模块封装存在内部缺陷。实验结果表明，基板两端的双极性激励会导致局部绝缘击穿，而相同峰值的单极性激励则能在额定条件下实现可靠运行。此外，使用带有内部空隙的测试试样研究了双极性电压激励对局部放电特征的影响，并报告了相关发现。

Design and Analysis of a High-frequency CLLC Resonant Converter with Medium Voltage insulation for Solid-State-Transformer

[1] 讨论了变压器绝缘对漏电感和谐振转换器特性的影响 [2] 揭示了磁化电感等参数对ZVS条件的影响

隔离式DC/DC转换器是高频中压固态变压器的关键部件。本文对CLLC转换器进行了全面设计，包括变压器和谐振槽路的设计。变压器绝缘设计通过了局部放电和外施电压试验。讨论了其对变压器漏感以及谐振转换器特性的影响。同时，基于损耗和体积的权衡对变压器进行了优化。然后通过等效电路推导了零电压开关（ZVS）条件与电路参数和负载条件的关系。揭示了励磁电感、漏感、MOSFET结电容以及品质因数Q对ZVS条件的影响。最后，本文提供了适当选择死区时间的指导，并在一个200kHz、1.6kV输入、1.1kV输出的转换器上验证了该设计，实现了98.9%的峰值效率。

A Seamless Transition Control Method for Series Voltage Injection of Transformerless Perturbation Injectors

[1] 提出用于串联电压注入的无缝过渡控制方法 [2] 实现注入器的平滑插入与旁路操作

交流电力系统的小信号稳定性可通过测量其端口阻抗来评估。为进行负载阻抗特性分析，阻抗测量单元（IMU）通常工作于串联注入模式，以电压扰动对负载进行扰动。在此模式下，扰动注入器需在开始注入扰动前接入系统，并在注入结束后被旁路。然而，若控制不当，在注入器接入和旁路过程中，注入器和负载侧均可能出现异常的暂态电压/电流尖峰。本文提出一种用于串联电压注入的无缝过渡控制方法，使注入器能够平稳接入和旁路，且无显著的暂态电压或电流。实验结果验证了所提控制方案的有效性。

A Reconfigurable, Modular and Scalable Impedance Measurement Unit with SiC MOSFET-Based Power Electronics Building Blocks

[1] 设计了可重构、模块化、可扩展的阻抗测量单元(IMU) [2] 开发了基于SiC MOSFET的电力电子构建模块(PEBBs)

基于测量端阻抗的小信号稳定性评估在电力电子化电力系统中日益流行。本文讨论了一种具有可重构、模块化和可扩展结构的阻抗测量单元（IMU）的设计，适用于源阻抗和负载阻抗测量。在表征源阻抗时，IMU可配置为级联H桥变流器，作为线间电流注入器工作。在表征负载阻抗时，IMU可连接为具有三个H桥的交错式变流器，作为串联电压注入器工作。IMU功率级采用基于SiC MOSFET的电力电子构建模块（PEBBs）构建，并开发了分布式控制方案和通信系统以实现控制。基于模块化设计和分布式控制，该单元可轻松扩展为中压大功率IMU。实验结果验证了设计和控制实现的有效性。

Soft Start-up of Three Phase CLLC Converter Based on State Trajectory Control

[1] 基于状态轨迹控制实现CLLC转换器软启动 [2] 三相交错CLLC简化为全桥CLLC进行分析

双向五元件CLLC谐振变换器在电池充电器应用中引起了极大关注。与单相CLLC相比，三相交错CLLC变换器能够提供更大的功率，同时具有更低的传导损耗。包括三相交错CLLC在内的谐振变换器在启动过程以及短路时会出现高浪涌电流。需要实施适当的软启动以限制启动期间的谐振电流。本文讨论了基于状态轨迹控制的单相和三相交错CLLC变换器的软启动。CLLC原边谐振 tank 的状态轨迹被简化并视为LLC。启动期间的最优轨迹分析用于限制谐振 tank 并实现快速启动。为便于分析和控制，三相交错CLLC被简化为全桥CLLC，在成功软启动后切换回三相交错运行。提供了使用数字微控制器F28379D的12kW 500kHz 850V CLLC变换器的实验结果。

Design Principles and Optimization Considerations of a High Frequency Transformer in GaN Based 1 MHz 2.8 kW LLC Resonant Converter with over 99% Efficiency

[1] 提出了基于测试的磁芯和铜损估算方法 [2] 给出了MHz LLC转换器变压器的设计原则和优化考虑

LLC谐振变换器因其软开关特性和简单结构，被广泛应用于隔离式DC-DC功率转换应用中。借助宽禁带（WBG）器件，开关频率可被推至MHz范围，变压器损耗成为影响整个LLC变换器效率的更关键因素。趋肤效应、邻近效应和边缘效应等高频效应使变压器设计更具挑战性。许多研究通过计算、仿真或在特定测试电路中直接测量来评估铁芯损耗和铜损。然而，这些方法与实际电路条件存在差异。本文介绍了MHz LLC变换器中变压器的设计原则和优化考虑因素。提出了一种基于测试的铁芯损耗和铜损精确估算方法。基于所提方法，提供了若干优化考虑。为验证优化后的变压器设计及其损耗预测方法，搭建了一个基于GaN的1 MHz/2.8 kW LLC变换器原型，其峰值效率可达99.04%。

Robustness of Cascode GaN HEMTs under Repetitive Overvoltage and Surge Energy Stresses

[1] 首次研究650V共源共栅GaN HEMT的重复UIS鲁棒性 [2] 揭示缓冲层陷阱累积导致动态击穿电压降低的机制

在许多电力电子应用中，如汽车动力系统和电网，浪涌能量鲁棒性对功率半导体器件至关重要。硅（Si）和碳化硅（SiC）MOSFET可通过雪崩方式耗散浪涌能量。然而，氮化镓高电子迁移率晶体管（GaN HEMT）不具备雪崩能力。近期研究对p栅GaN HEMT的浪涌能量鲁棒性进行了探讨，揭示了一种基于电容充电的耐受过程。也有报道称p栅GaN HEMT在重复浪涌能量应力下会发生退化。本文首次研究了额定电压为650 V的共源共栅GaN HEMT在无钳位感性开关（UIS）测试中的重复浪涌能量鲁棒性。共源共栅GaN HEMT在重复UIS应力下的失效边界低于单次UIS应力下的失效边界。当浪涌能量接近重复失效边界时，器件不会立即失效，而是在有限的应力循环次数内失效。研究发现，当UIS峰值电压降至失效边界的约80%时，器件可承受100万次UIS循环，但在重复应力后会出现显著的参数漂移，包括正向和反向导通时的导通电阻（RDS(ON)）增加、关态漏极泄漏电流（IDSS）减小以及漏源电容（CDS）负移。GaN HEMT在重复UIS应力下的器件失效和退化行为可通过缓冲层陷阱积累来解释，这可能导致器件动态击穿电压降低。这一物理解释也通过基于物理的TCAD模拟得到了验证。

High Power Density 1 MHz 3 kW 400 V-48 V LLC Converter for Datacenters with improved Core Loss and Termination Loss

[1] 提出UI磁芯矩阵双变压器以最小化涡流损耗 [2] 优化次级全桥整流器端接以降低传导损耗

近年来，数据中心的功耗增长迅速。最近，48V电源架构因其提供了更高效的架构而在数据中心引起了更多关注。本文重点研究3kW电源单元DC-DC级的实现。设计了带有两个变压器矩阵的全桥调节LLC转换器。本文重点研究LLC转换器的PCB基变压器和谐振电感器的磁设计。讨论并评估了尺寸对铁损的影响。提出了一种在矩形磁芯形状的UI磁芯上实现的两个变压器矩阵，以最小化变压器磁芯的涡流损耗。还优化了次级全桥整流器的端接，以降低变压器的传导损耗。演示了所设计转换器的薄型原型，其峰值效率为98%，功率密度为700W/in³。

LLC Resonant Converter with 99% Efficiency for Data Center Server

[1] 展示了基于WBG的LLC转换器，效率和功率密度大幅提升 [2] 变压器结构被分解为三个简单变压器，易于用四层PCB实现

新一代的CPU、GPU和AI处理器需要500A至1000安培的显著更高电流水平。为了满足这一显著增长的功率需求，数据中心服务器机架必须采用48V背板电源总线，为其服务器处理器提供25-30KW的功率。一种最先进的硅基功率模块被证明可提供96%的效率和约40-50W/in³的功率密度。在本文中，一种基于宽禁带（WBG）的LLC转换器被证明具有大幅提升的效率和功率密度。该电路拓扑和设计实践以500KHz的开关频率工作，与当前实践有显著不同。例如，将复杂的变压器结构分解为三个简单变压器的结构，这些变压器可使用四层印刷电路板（PCB）的形式轻松实现。此外，这些磁性元件被集成为易于制造的紧凑结构。通过在四层PCB中添加两个额外的屏蔽层，在从150KHz到30MHz的整个感兴趣频率范围内，共模噪声降低了20db。展示了两台3kW、48V DC/DC转换器原型，其峰值效率为99%，功率密度为530W/in³（33kW/L）。

High Power Density Design of Power Electronic Interrupter in Hybrid DC Circuit Breaker

[1] 引入了用于HCB的高功率密度电力电子断路器设计 [2] 研究了电压钳位电路的器件选择与权衡分析

电路保护是未来中压直流（MVDC）配电系统的关键支撑技术。混合直流断路器（HCB）具有低导通损耗和相当快的响应时间，但存在体积较大的问题。本文针对HCB提出了一种高功率密度电力电子灭弧室设计。研究了器件选择和电压钳位电路的权衡分析。选用包含两个并联的1.7 kV分立IGBT的小型模块作为主开关。精心设计RC缓冲器和MOV，以确保无尾电流尖峰和足够的关断电压裕量。提供了12 kV、1 kA下的实验结果，验证了原型的运行情况。

Evaluation of Low-Pressure-Sintered Multi-Layer Substrates for Medium-Voltage SiC Power Modules

[1] 多层基板通过低压银烧结技术制造 [2] 评估了纳米银预制件和浆料两种烧结工艺

采用低压银烧结工艺制备了直接键合铝（DBA）多层基板。这些多层基板可用于降低功率模块内部的峰值电场强度。由于中压碳化硅（SiC）MOSFET的工作电压更高，因此这一优势对其尤为重要。用于制造多层基板叠层的键合空洞率和缺陷密度对功率模块的热性能和可靠性至关重要。本研究评估了两种低压辅助烧结技术：一种使用纳米银预成型件，另一种使用纳米银浆料键合23毫米×49毫米的DBA基板。采用C模式扫描声学显微镜（C-SAM）评估烧结后的键合质量。为评估烧结多层基板的可靠性，进行了从–40°C到200°C的被动热循环试验。按预定间隔切割横截面并用扫描电子显微镜（SEM）成像。经过1000次热循环后，观察到轻微开裂，但未发生失效。

Highly Integrated Monolithic Filter Building Block for SiC based Three-Phase Interleaved Converters

[1] 提出了集成boost电感的磁耦合结构 [2] 采用非晶与纳米晶混合磁芯结构(M-FBB)

三相交错式变流器通过在公共耦合点（PCC）产生多电平输出电压，提供了更低的谐波含量，但代价是存在环流。变流器之间的磁相间耦合是一种众所周知的技术，用于缓解因交错载波引起的通道间环流问题。但这种磁耦合电感会增加额外的体积和损耗。由于交错不会抵消N次谐波（其中N是并联变流器的数量），因此在PCC之后需要添加一个额外的 boost 电感以满足电能质量标准。综合来看，滤波器的总体积违背了交错的初衷。得益于SiC器件的使用，开关频率的限制得以扩展，磁元件的尺寸可以大幅减小。这正是使用具有集成boost电感的磁耦合结构的优势所在。与用于IGBT应用的传统硅钢 counterpart相比，提出了一种结合非晶和纳米晶体材料的混合磁芯结构，以最大化单片滤波器构建模块（M-FBB）的功率密度。本文介绍了使用45kW三电平NPC变流器的完整实验评估。

Modeling and Analysis of Current Mode and V2 Controls with Adaptive Voltage Positioning (AVP) Design

[1] 基于精确小信号模型简化了主动下垂控制设计指南 [2] 提出了一种通用结构以解决电流模式和V2控制的固有直流偏移

自适应电压定位（AVP）用于CPU应用中，以减少负载瞬态期间的电压尖峰。已提出许多不同的方法来实现AVP功能。本文基于先进的建模技术，对有源下垂控制进行了讨论和分析。借助精确的小信号模型，简化了有源下垂控制的设计指南。然后给出了采用恒定导通时间V2控制的AVP设计。在VR13规范下分析了V2控制固有的直流偏移。提出了一种由平均电流模式控制改进而来的通用结构，以解决电流模式和V2控制固有的直流偏移问题。仿真和实验结果表明，该结构具有良好的瞬态响应、精确的负载线和零直流偏移。

EMI Evaluation of a SiC MOSFET Module with Organic DBC Substrate

[1] 评估了采用ODBC衬底的SiC MCPM的EMI [2] 设计了可抵消底板漏电流的衬底布局

本研究评估了采用新兴有机直接键合铜（ODBC）基板的碳化硅（SiC）MOSFET多芯片功率模块（MCPM）的电磁干扰（EMI）。ODBC基板中的薄且具有延展性的有机绝缘体允许使用厚铜。厚铜可实现更高的电流容量和更好的散热。然而，薄电介质会增加功率模块内部的电容耦合。本研究评估了采用ODBC基板的SiC半桥模块的电磁干扰（EMI）特性，并将其与采用标准陶瓷DBC基板的商用SiC模块进行比较。为减轻ODBC模块电容耦合增加的影响，利用共模等效模型（CEM）设计了一种独特的基板布局，能够抵消通过底板的泄漏电流。所提出的方法表明，在单相半桥逆变器应用中，ODBC模块的底板泄漏电流比商用功率模块低20 dB以上。

A Wideband dB-Linear Variable-Gain Amplifier With a Compensated Negative Pseudo-Exponential Generation Technique

[1] 采用C-NPEG技术扩展dB线性增益范围并抑制增益误差 [2] 实现固定增益级以提升增益并维持宽带宽

本文提出了一种适用于高速应用的宽带dB线性可变增益放大器（VGA），该放大器采用补偿负伪指数生成（C-NPEG）技术。通过移动原始负伪指数发生器（NPEG）的凹函数和凸函数，产生两个额外的控制信号，分别用于控制两个基于Gilbert单元的可变增益放大器。将这两个级与另一个由原始NPEG控制的可变增益级级联，实现了三个不同但相互补偿的控制信号的相乘。结果，利用所提出的C-NPEG技术，扩展了整个VGA的dB线性增益范围，并抑制了增益误差。为了在保持宽带宽的同时进一步提高VGA的增益，实现了一个固定增益级，该级采用五个具有RC退化和有源反馈的共源放大器。该核心电路采用40-nm CMOS工艺制造，在1.1 V电源电压下消耗24.6 mA电流（不包括输出缓冲器），占用0.038 mm²的有源芯片面积。整个VGA的实测增益范围为-34至17 dB，在51 dB增益范围内的dB线性增益误差在±1 dB以内。同时，在不同增益设置下，-3 dB带宽相对恒定，为7至8 GHz。

A 135-155 GHz 9.7%/16.6% DC-RF/DC-EIRP Efficiency Frequency Multiply-by-9 FMCW Transmitter in 28 nm CMOS

[1] 采用相位控制倍频器（phase-controlled frequency triplers）实现高效谐波生成 [2] 集成宽带最大增益核心（Gmax core）缓解D波段放大器增益限制

提出了一种采用28 nm CMOS工艺的低功耗、高效率135-155 GHz FMCW雷达发射机（TX）。该发射机从16 GHz信号开始，x9倍频链在D波段和V波段采用相位控制三倍频器，利用相位对齐谐波产生技术实现高效率、高转换增益和高输出功率，避免使用高功耗的缓冲级。功率放大器（PA）采用宽带最大可实现增益（Gmax）核心，以缓解D波段放大器的增益限制。该设计集成了片上天线和优化的功率放大器到天线接口。发射机实现了9.4 dBm的等效全向辐射功率（EIRP），直流-射频（DC-RF）效率和直流-等效全向辐射功率（DC-EIRP）效率分别为9.7%和16.6%，在倍频系数超过4的最先进D波段倍频链中效率最高。

A 140 GHz T/R Front-End Module in 22 nm FD-SOI CMOS

[1] 采用具有本征ESD保护的非对称T/R开关拓扑 [2] 堆叠FET PA实现高输出功率且面积更小

本文介绍了一款采用22纳米全耗尽绝缘体上硅（FD-SOI）CMOS技术的D波段前端模块（FEM），该模块集成了发射/接收（T/R）开关，适用于超5G通信。具有固有ESD保护的非对称T/R开关拓扑结构可提升发射模式和接收模式下的射频性能。功率放大器（PA）和低噪声放大器（LNA）均采用基于变压器匹配网络的差分拓扑结构，以消除共模寄生效应带来的不良影响，尤其是在天线端口处。所采用的堆叠场效应晶体管（FET）功率放大器在实现高输出功率的同时，比基于无源功率合成的功率放大器占用更少的面积。在140 GHz频率下，使用标称/升压电源时，发射端的功率增益Gₚ分别为33.6/35.7 dB，饱和输出功率Pₛₐₜ分别为12.5/14.7 dBm，峰值功率附加效率（PAE）分别为10.8/11.3%，输出1分贝压缩点（OP1dB）分别为9.4/11.2 dBm。在140 GHz频率下，接收端的功率增益Gₚ为20 dB，输入1分贝压缩点（IP1dB）为-24 dBm，噪声系数（NF）为9.2 dB，仅需0.8 V电源供电，功耗为20 mW。该紧凑型前端模块的功率放大器/低噪声放大器核心面积分别为0.024/0.032 mm²。

A 197.1-μW Wireless Sensor SoC With an Energy-Efficient Analog Front-End and a Harmonic Injection-Locked OOK TX

[1] 提出带电容复用纹波减少环路的低噪声仪表放大器(LNIA) [2] 实现ISM频段谐波注入锁定开关键控发射器(OOK-TX)

本文介绍了一种集成超低压（ULP）无线传感器片上系统（SoC），可用于物联网应用和生物电位监测中的电压传感。为提高模拟前端（AFE）的能效，我们提出了一种噪声和功率高效的推挽式低噪声仪表放大器（LNIA），该放大器具有基于电容器复用的内置纹波减少环路。还实现了一种低功率ISM频段谐波注入锁定开关键控发射器（OOK-TX），以实现高能效无线连接。文中介绍了电路实现、设计考虑和详细分析，以提高SoC的整体能效，包括AFE、TX和电源管理单元。所提出的ULP-SoC采用130nm CMOS技术制造，总面积为1.92mm²。该片上系统的总功耗为197.1µW，是最先进的无线传感器SoC中最低的之一。

A Four-Element 500-MHz 40-mW 6-bit ADC-Enabled Time-Domain Spatial Signal Processor

[1] 实现了500-MHz调制带宽的真时延ADC空间信号处理器(SSP) [2] 采用可扩展时域电路实现基带延迟补偿

下一代无线通信需要具有大调制带宽和高能效的相控阵系统，以确保Gb/s级数据通信。传统的基于移相器的阵列会导致频率相关处理，从而在阵列中产生波束倾斜。本研究展示了一种四元件500 MHz调制带宽的真时延基ADC使能空间信号处理器（SSP），该处理器利用克罗内克分解实现频率均匀波束成形、宽带波束置零和多独立干扰滤波。该处理器可以增强传统相控阵射频前端，以实现完整的天线到数字解决方案。SSP中提出的基带延迟补偿解决方案采用可扩展的时域电路，包括时间交织电压-时间转换器，其后是异步6位流水线时间-数字转换器，在65 nm CMOS技术中仅消耗40 mW功率，总面积为0.31 mm²。

Fully Integrated Switched-Inductor-Capacitor Voltage Regulator With 0.82-A/mm2 Peak Current Density and 78% Peak Power Efficiency

[1] 提出SIC电压转换器，可使用紧凑型片上空心金属跟踪电感器更高效运行 [2] SIC转换器拓扑通过将电感器置于输入电源并降低其电流应力，简化片上电感器集成

全集成电压调节器（FIVR）通过提供具有动态电压缩放功能的负载点电压调节，可以提高片上系统（SoC）的性能并降低功耗。FIVR 的理想特性包括高功率效率、高功率密度和快速瞬态响应，但由于片上面积限制和寄生效应，这些特性难以实现。目前，低质量和低密度的片上电感和电容是主要的性能限制因素。本文提出了一种开关电感电容（SIC）电压转换器，与现有的降压电压转换器相比，该转换器使用紧凑型片上空芯金属轨道电感时能更高效地工作。SIC 转换器由一个电感、一个飞跨电容和三个功率开关组成，它可以通过脉宽调制（PWM）控制实现细粒度的电压调节。独特的 SIC 转换器拓扑结构通过将电感置于输入电源处并降低电感的电流应力，简化了片上电感集成。一款概念验证的全集成 SIC 电压调节器采用 65nm CMOS 工艺制造，不含焊盘的面积为 1.3 mm × 0.5 mm。在 1.2V 输入电源下，输出电压可在 0.6 至 0.9V 范围内调节。在整个输出电压和负载电流范围内，输出电压纹波低于 56mV。在 0.9V 输出和 406mA 时，峰值功率效率为 78%。峰值功率密度为 730 mW/mm²，峰值电流密度为 820 mA/mm²。

Distributed Unbalanced Voltage Suppression in Bipolar DC Microgrids with Smart Loads

[1] 提出用于三线负载BDC-MGs的新型分布式电压平衡方法 [2] 利用三线电力电子转换器的未使用容量，无需额外转换器

双极直流微电网（BDC-MGs）的开发是为了改善传统直流微电网（DC-MGs）的性能。然而，正负极之间的电压不平衡会降低系统效率，使功率流控制更加复杂，并在交直流混合微电网中产生问题。文献中通常提出集中式和分布式方法来解决BDC-MGs中的电压不平衡问题。分布式方法在抵御单点故障方面更具鲁棒性，并且比集中式解决方案更具可扩展性。本文提出了一种新的分布式电压平衡方法，适用于在BDC-MGs中作为智能负载运行的三线负载。该方法利用直流微电网中三线电力电子转换器的未使用容量，因此不需要额外的转换器。通过MATLAB/Simulink获得的仿真结果证实了所提电压平衡方法的可行性。

Optimization of PV Array-to-Inverter Power Ratio in Grid-Connected Systems to Maximize System Profit

[1] 提出考虑TOU电价等优化AIPR的方法以最大化利润 [2] 确定London最优AIPR为2，较AIPR=1多获$8446利润

由于气候条件的影响，光伏阵列大部分时间无法产生额定功率，因此确定最佳的阵列-逆变器功率比（AIPR）是高效提取最大能量并并入电网的重要因素。以往的研究试图最小化投资成本，但由于未考虑分时（TOU）电价，这并不能实现利润最大化。本文提出了一种AIPR优化方法，在光伏系统的整个生命周期内实现利润最大化，该方法考虑了分时电价、气候条件和最佳阵列安装条件。针对加拿大安大略省伦敦市的一个10千瓦光伏系统，结合当地气候数据和电价实施了所提方法，结果表明，该系统在伦敦市的最佳AIPR为2，与AIPR为1相比，在整个光伏系统生命周期内可多获得8446美元的利润。此外，将所提方法的结果与通过最小化平准化度电成本（LCOE）指标获得的结果进行比较，发现使用所提方法可多获得4130美元的利润。

Tiny Wafer Level Chip Scale Packaged Inductive Components for High Frequency Isolated/Non-Isolated DC-DC Converters

[1] 采用WLCSP技术封装硅基薄膜微变压器和微电感 [2] 实现2.6mm×2.4mm×0.4mm的小型化封装尺寸

本文展示了采用薄膜技术在硅上制造的全封装片上微型变压器和微型电感器。这些器件采用晶圆级芯片尺寸封装（WLCSP）技术进行封装。本文介绍的微型变压器在20 MHz至30 MHz频率范围内的自感约为85 nH，Q值为13.6。该微型变压器在高达50 MHz时具有稳定特性，饱和电流为480 mA，额定电流为850 mA。微型电感器的电感为97 nH，Q值高于15。两种器件具有相同的封装尺寸。封装占位面积（芯片尺寸）为2.6 mm×2.4 mm，封装高度为0.4 mm，其中焊球高度约为170 μm。焊接在印刷电路板（PCB）上的器件总高度低于0.3 mm。

A Digital Adaptive Voltage Positioning Technique for 48-1V ISOP-LLC Converter based on Bang-Bang Charge Control

[1] 提出用于48-1V ISOP-LLC转换器的数字AVP技术 [2] 采用BBCC的数字控制架构以提升动态性能

本文提出了一种用于48-1V ISOP-LLC转换器的具有快速瞬态响应的数字自适应电压定位（数字AVP）技术，其特点是改善LLC转换器的动态性能并降低系统复杂度。所提出的数字控制架构采用Bang-Bang电荷控制（BBCC）。数字AVP概念被应用于谐振转换器，同时满足输出电压调节并具有更好的动态性能。使用两个数模转换器（DAC）代替模数转换器（ADC），从而显著降低系统复杂度。控制律简单直接，控制回路中不涉及补偿器，大大减少了计算延迟。输出电压和谐振电容阈值电压参考均以DAC时钟频率动态变化，以实现快速瞬态响应。此外，采用动态参考阶跃调整方法，在不影响稳态性能的情况下降低对参考更新时钟的高速要求。所提出的转换器和控制的性能在PSIM仿真中得到了验证。

Design and Application Considerations of Packaging of Dc-Dc Converter Micromodules

[1] 提出了两种微型模块封装方法：垂直集成铁氧体基板和传统并排集成 [2] 对比了两种封装方法的尺寸、效率及应用场景

本文介绍了微模块两种不同封装方法的各种设计考量，即基于垂直集成铁氧体基板的封装[1]和传统的并排集成包封[2]。本文涵盖了生产步骤、电磁干扰（EMI）和热学考量。采用这两种封装方法分别构建了具有相同规格的两个直流-直流转换器微模块并进行了测试。垂直集成微模块的尺寸为3.2×2.5×1.6mm³，而并排集成微模块的尺寸为2.5×2.5×1.2mm³。在5V输入至1.8V输出的转换中，两个模块的峰值效率均达到87%。实验评估和市场需求表明，垂直集成微模块适用于要求极低噪声水平（辐射发射）和出色热降额性能的应用，例如数据采集和测量。另一方面，并排集成微模块适用于要求低剖面高度和严格成本要求的应用，例如消费电子产品，即平板电脑、智能手机和笔记本电脑。

Distributed Charging Control of Electric Vehicles in PV-based Charging Stations

[1] 提出了基于leader-follower多智能体系统的分布式控制策略 [2] 实现了最优功率分配并改善直流母线电压调节

将太阳能光伏（PV）系统与电动汽车（EV）充电站（CS）集成为光伏充电站是吸纳更多清洁能源、缓解充电高峰负荷的有效途径。本文提出一种用于光伏充电站中电动汽车充电的分布式控制策略。该策略基于领导者-跟随者多智能体系统实现，其中每辆电动汽车仅与其邻居共享信息。仿真结果表明，所提控制策略不仅能够确定最优功率分配，还能与光伏充电站中的电池储能系统协同工作，以改善直流母线电压调节。

Adaptive Tuning Method for ZVS Control in GaN-based MHz CRM Totem-Pole PFC Rectifier

[1] 基于体二极管导通状态检测ZVS信号。 [2] 自适应调整SR关断时刻与死区时间。

本文提出了一种自适应调谐方法，用于实现工作在临界导电模式（CRM）下的MHz图腾柱功率因数校正（PFC）整流器的零电压开关（ZVS）控制。检测有源开关和同步整流（SR）开关在各自半线周期内的体二极管导通状态，并将其用作ZVS检测信号。根据检测信号，在线自适应调整同步整流（SR）的关断时刻和死区时间，以帮助实现有源开关和SR开关的ZVS。所提出的自适应调谐方法易于通过数字控制实现，并且在全交流线路运行中不需要大量微控制器（MCU）计算资源。此外，它对参数容差和信号延迟不敏感。构建了基于GaN的图腾柱PFC原型，以演示ZVS控制的自适应调谐方法，在300 W时测得效率为98.5%。

DM Interference Propagation Mathematical Modeling in SiC Wirebond Multichip Power Module

[1] 提出了基于寄生电感耦合理论的DM干扰传播数学建模方法 [2] 提出了DM干扰等效电路的强弱电感耦合理论

本文提出了一种基于寄生电感耦合理论的新型差模（DM）干扰传播数学建模方法，用于带有相邻去耦电容的SiC键合线多芯片功率模块（SWMPM）。基于所提模型，提出了差模干扰等效电路的强、弱电感耦合理论，并对去耦电容不同位置对差模等效电流的影响进行了数学分析。制作了基于差模干扰优化布局的定制1.2kV 160A功率模块，并与商用SiC功率模块进行了对比，验证了理论分析的可行性和有效性。

On Determining of LTI Systems Having Nondecreasing Step Response

[1] 针对含RHP零点的负实极点系统，提供了修正定理和实用事实 [2] 提出了复极点系统非减阶跃响应的必要条件

本简报主要讨论确定线性时不变（LTI）系统阶跃响应是否非递减的计算方法，包括负实极点系统和复极点系统。针对可能具有右半平面（RHP）零点的负实极点系统，本文提供了Jayasuriya和Dharne定理的修正形式以及一个有用的事实。对于复极点系统，本文给出了其阶跃响应非递减的必要条件。此外，本文进一步提出了一种近似方法，作为确定复极点系统阶跃响应的改进方法。

Area- and Energy-Efficient Sub-GHz Impulse Radio UWB Transmitter With Output Amplitude Enhancement for Biomedical Implants

[1] 提出输出幅度增强技术，使UWB输出脉冲峰峰值提升超两倍 [2] 设计脉冲宽度调整电路，确保UWB电路对PVT变化的鲁棒性

本文介绍了一种近乎全数字的边缘组合脉冲无线电超宽带（UWB）发射器。所提出的输出幅度增强技术将UWB输出脉冲的峰峰值幅度提高到传统UWB发射器的两倍以上。脉冲宽度调整电路旨在确保UWB电路对工艺、电源电压和温度变化的稳健性。该发射器的输出功率谱密度主要集中在0-960 MHz范围内，能够满足美国联邦通信委员会（FCC）对UWB通信的模板要求。所提出的UWB发射器采用0.18-μm CMOS工艺实现，面积为97.41×68.6 μm²。20个样品的测量结果表明，在1 V电源电压下，平均输出幅度为106.02 mV。在50 Mbps的数据传输速率下，电源电压为1 V和0.8 V时，测得的能耗分别为11.18 pJ/bit和3.97 pJ/bit。

Hardware Trojan Designs Based on High-Low Probability and Partitioned Combinational Logic With a Malicious Reset Signal

[1] 提出基于高低概率和带恶意复位信号的分区组合逻辑的两种HT设计策略 [2] 设计的HT可将触发概率降低87.5%、误报率提高至40%

为了对抗硬件木马（HT）检测的逻辑测试方法和信任验证方法，提出了两种基于高低概率和带恶意复位信号的分区组合逻辑的HT设计策略。利用这两种策略，在自主研发的RISC-V处理器中设计了功耗HT和强制复位HT。该处理器采用中芯国际55nm CMOS工艺实现。实验表明，与基于低概率网络设计的HT相比，采用高低概率策略设计的HT可将触发概率降低87.5%。采用分区组合逻辑策略设计的HT可将HT的误报率提高到40%，该结果能有效对抗FANCI。为了增强HT的隐蔽性，我们通过使用带有恶意复位信号的触发器对组合逻辑进行分区。复位信号作为触发条件的一部分参与其中，显著降低了HT的触发概率。

A 3.9GHz/63.6% FBW Multi-Mode Filtering Power Divider Using Self-Packaged SISL

[1] 采用耦合线终端加载多模谐振器（multi-mode resonator）实现三传输零点 [2] 开发自封装衬底集成悬置线滤波功分器（substrate integrated suspended line）

本文提出了一种采用耦合线端接加载多模谐振器的自封装衬底集成悬置线滤波功分器，并通过实验进行了验证，该功分器具有宽带和高频选择性。由于耦合线端接加载阶梯阻抗谐振器和多模谐振器，实现了三个传输零点，显著改善了频率选择性和带外抑制。该宽带滤波功分器的实测中心频率为3.9GHz，分数带宽为63.6%，插入损耗为0.74dB，带内隔离度（S23）不小于18.3dB，带外抑制大于40dB。

An X-Band 5-Bit Active Phase Shifter Based on a Novel Vector-Sum Technique in 0.18μm SiGe BiCMOS

[1] 提出了新型两步矢量求和技术（two-step vector-sum technique） [2] 实现了11.25°相位分辨率和全360°相位合成

本文简要介绍了一种采用新型两步矢量求和技术、基于0.18μm SiGe工艺的5位360°数字控制有源移相器，适用于X波段相控阵。两步矢量求和技术基于由高质量逻辑电路控制的子移相器阵列，以避免传统方案中控制电路精度低的问题。所实现的移相器具有11.25°的相位分辨率和在8-12 GHz范围内360°全相位合成的良好性能。测量结果显示，RMS增益误差低于0.6 dB，RMS相位误差低于4.6°。在12 GHz时，测得的插入损耗小于-11.9 dB，而在8至12 GHz范围内，回波损耗优于-13 dB。在3.3V电源电压下，直流功耗为73.92 mW。该移相器设计紧凑，尺寸为0.6 mm²。

A Six-Level T-Type ANPC Inverter for Medium-Voltage Applications

[1] 提出新型六电平T型有源中点箝位(6L-TANPC)逆变器 [2] 集成T型路径选择器以增加电平数、降低器件数量

本文提出了一种新型六电平T型有源中点钳位（6L-TANPC）逆变器。该混合拓扑结构源于四电平ANPC逆变器和三电平T型逆变器的结构。将T型路径选择器集成到ANPC子电路中，与现有的类似类型变流器相比，能够增加电平数、提高工作电压的灵活性并减少器件数量。此外，由于有效的换相过程和无飞跨电容，该拓扑产生低谐波失真，在单位调制指数下，线电压的总谐波失真（THD）为13.52%。通过仿真和实验结果验证了所提拓扑的有效性。

A 134-μW 99.4-dB SNDR Audio Continuous-Time Delta-Sigma Modulator With Chopped Negative-R and Tri-Level FIR-DAC

[1] 采用斩波负阻(chopped negative-R)以抑制运放噪声 [2] 实现三级FIR DAC且ISI<-120dB

本文介绍了一种低功耗音频连续时间ΔΣ调制器（CTDSM），它采用了斩波负阻和三电平有限脉冲响应（FIR）数模转换器（DAC）。通过在第一积分器的虚地端使用负阻来抑制第一运算放大器的噪声，然后对负阻进行斩波以消除其固有的1/f噪声。高线性度反馈DAC采用6抽头三电平FIR-DAC实现，其符号间干扰（ISI）保持在-120 dB以下。该CTDSM采用65 nm CMOS工艺制造，有源面积为0.28 mm²。在24 kHz带宽内，它实现了99.4 dB的信噪比失真比（SNDR）、101 dB的信噪比（SNR）、102.8 dB的动态范围（DR）和110.2 dB的无杂散动态范围（SFDR），而功耗仅为134 μW。这对应着185.3 dB的最新性能指标（FoM）。

A 0.166 pJ/b/pF, 3.5–5 Gb/s TSV I/O Interface With VOH Drift Control

[1] NN驱动器与预驱动器被用于减少VOH漂移 [2] 接收器中设计了高效能电平转换器

提出了一种具有预驱动器的电压模式发送器（TX）和具有节能电平转换器（LS）的接收器（RX），以降低硅通孔（TSV）输入输出（I/O）接口在重负载下的功耗。采用所提预驱动器的N-over-N（NN）驱动器可减少\( \text{V}_{OH} \)漂移，从而改善抖动特性。此外，在TX端采用单电源电压时，传输信号的摆幅可降低至600 mV。为恢复摆幅，RX设计有可工作于5 Gb/s数据速率的所提LS。在65 nm CMOS工艺中对8堆叠TSV进行了仿真，每个堆叠的仿真电容为100 fF。在5 Gb/s下使用伪随机二进制序列（PRBS）-7时，能效为0.166 pJ/b/pF；在3.5 Gb/s下使用PRBS-31时，能效为0.205 pJ/b/pF。

Self-Referenced Single-Ended Resistance Monitoring Write Termination Scheme for STT-RAM Write Energy Reduction

[1] 提出自参考单端RM-WT (SS-RM-WT) 方案 [2] 采用SE-SC减小SA的offset voltage

为降低自旋转移力矩随机存取存储器（STT-RAM）的写入能量，同时实现与传统写入操作相当的写入通过良率，本文提出了用于电阻监测写入终止（RM-WT）方案的灵敏放大器（SA）的关键设计要求。此外，还提出了一种自参考单端RM-WT（SS-RM-WT）方案。为减小失调电压，SA中采用了单端传感电路（SE-SC）。SE-SC中还采用了数据感知输入电压传输方法，以最大化输入电压差。通过在SE-SC的输出端与产生用于写入终止的逻辑输出的反相器输入端之间接入一个电容器，解决了维持和改变SE-SC输出之间的冲突。使用工业兼容的65纳米技术HSPICE模型参数进行的仿真结果表明，所提出的SS-RM-WT方案在不增加写入错误率的情况下，平均实现了44%的写入能量节省。对于256-kb STT-RAM阵列，面积开销仅为11.8%，而之前的自参考RM-WT方案的面积开销高达42.5%。

Built-in Circuit Redundancy and Fault-tolerant Operation of a New Multi-Mode Hybrid String Inverter/Rectifier Leg

[1] 对新型混合6开关串式逆变器/整流器桥臂的内置电路冗余和开路容错运行进行了分析。 [2] 给出了1kW、400VDC/700VDC系统的处理器在环（PIL）测试结果。

随着可再生能源和储能系统的不断增长，电力电子变流器的可靠性和故障分析变得至关重要。半导体器件的故障被认为是电力变流器系统故障和中断的主要原因。本文分析了一种新型混合6开关串式逆变器/整流器桥臂的内置电路冗余和开路容错运行。在该电路中，增加的二极管和低频开关使电路在任何开关发生开路故障时仍能继续向负载供电，同时使变流器能够在不同模式下运行，增加了调节输出电压的额外控制，并防止开关频率远离谐振频率。在1kW、400VDC/700VDC系统上给出了处理器在环（PIL）测试结果，以突出基于6开关的CLLC谐振变流器的容错运行。

A New Fully Soft-Switched, Single-Stage LLC Resonant Based Grid Connected Inverter

[1] 所有开关实现ZVS开通，无需复杂调制或额外辅助电路。 [2] 前端半桥LLC谐振逆变器连接高频AC链路，提供电气隔离。

本文提出了一种新型单级全软开关谐振并网逆变器。该逆变器无需复杂的开关调制或额外的无源辅助电路，即可实现所有开关的零电压开通（ZVS）。前端半桥LLC谐振逆变器连接到高频交流链路，该链路提供电气隔离。在高频交流链路的次级侧，两对开关采用正弦脉冲宽度调制（PWM）控制，并连接到输出LC型滤波器，以提供所需的正弦并网电流。文中讨论了所提电路的工作阶段和电路特性。实现了一种基于比例谐振和谐波补偿控制器的闭环控制算法，使输出并网电流与电网电压同步，并能实现极低的总谐波失真（THD）。在1.5kW系统、200-300V输入电压范围、120Vac,rms交流输出电压和103kHz开关频率下提供了实验结果，以验证所提逆变器的性能。

A MHz High Voltage Gain PV Micro-converter Featuring Extended ZVS operation and Continuous Input Current With Coupled Magnetics

[1] 采用辅助电路实现全工况软开关。 [2] 耦合电感减小系统体积和重量。

提出了一种具有扩展零电压开关开通和升压能力的MHz DC/DC微型转换器，用于光伏能源应用。该转换器由升压转换器与CL并联谐振转换器集成而成。采用辅助电路实现全工况软开关运行，其电感与升压电感耦合，以减小整个系统的体积和重量。这进而允许将基于占空比的最大功率提取控制应用于升压开关。转换器开关的工作频率为兆赫兹量级，以进一步减小无源元件的尺寸和成本。提供了所提转换器的理论分析和工作原理。给出了1.06MHz、200W、380V输出转换器的仿真结果，以突出所提拓扑的优点。提供了概念验证原型的实验结果，以突出该电路的特性。

A Constant Frequency Step-Up Resonant Converter With A Re-Structural Feature And A PWM-Controlled Voltage Multiplier

[1] 采用新型脉宽调制(PWM)电压倍增器 [2] 实现宽电压增益且开关频率恒定